МЕТОД ЗМЕНШЕННЯ ЧИСЛА ЕЛЕМЕНТІВ LUT В СХЕМІ МІКРОПРОГРАМНОГО АВТОМАТУ МУРА
DOI:
https://doi.org/10.18372/2310-5461.53.16402Ключові слова:
мікропрограмний автомат Мура, синтез, FPGA, EMB, LUT, псевдоеквівалентні станиАнотація
В сучасних цифрових системах одним із найважливіших блоків є пристрій управління, який, як правило, має послідовносну структуру. Для реалізації подібних схем часто використовують модель мікропрограмного автомата (МПА) Мура. А при реалізації цифрової системи в базисі мікросхем FPGA на етапі проектування схеми МПА виникає задача оптимізації характеристик його схеми. До цих характеристик відносяться апаратурні витрати (площа кристала, займана схемою МПА), швидкодія та потужність, що споживається. Методи вирішення цієї задачі залежать від особливостей МПА та елементного базису. Особливостями МПА Мура є: 1) наявність класів псевдоеквівалентних станів та 2) відсутність прямої залежності виходів від входів . Особливостями FPGA є: 1) наявність вбудованих блоків пам'яті EMB (embedded memory blocks), що конфігуруються, і 2) вкрай обмежена кількість входів елементів табличного типу LUT (look-up table).
Метою даної роботи є розробка метода для зменшення числа елементів табличного типу в схемі МПА Мура, враховуючи як особливості МПА Мура, так і елементного базису, на якому виконується реалізація пристрою управління цифрової системи.
Запропоновано метод оптимізації витрат апаратури в схемі автомата Мура, яка реалізується в змішаному базисі елементів LUT і EMB. Метод заснований на використанні класів псевдоеквівалентних станів автомата Мура і його доцільно використовувати, якщо розробник схеми пристрою управління може використовувати лише обмежену кількість блоків EMB. Запропоновано представити код стану у вигляді конкатенації кодів класів станів і кодів елементів цих класів. Такий підхід зменшує вимоги до числа входів блоку EMB. Показані умови застосування запропонованого методу. Наведено приклад синтезу схеми автомата з застосуванням запропонованого методу.
Посилання
ЛІТЕРАТУРА
Baranov S. Logic synthesis for control automata. Dordrecht: Kluwer Academic Publishers, 1994. 312 p. DOI: 10.1007/978-1-4615-2692-6_6
DeMicheli G. Synthesis and optimization of digital circuits. New York: McGraw-Hill, 1994. 576 p.
Skliarova I., Sklyarov V., Sudnitson A. Design of FPGA-based circuits using hierarchical finite state machines. Tallinn: TUT Press, 2012. 240 p.
Sklyarov V., Skliarova I., Barkalov A., Titarenko L. Synthesis and optimization of FPGA-based systems. Berlin: Springer, 2014. 432 p. DOI: 10.1007/978-3-319-04708-9
Grout I. Digital systems design with FPGAs and CPLDs. Amsterdam: Elsevier, 2008. 784 p.
Maxfield C. The design warrior’s guide to FPGAs. Orlando: Academic Press, 2004. 542 p.
Kubica M., Opara A., Kania D. Technology Mapping for LUT- based. FPGA. Berlin: Springer, 2021 DOI: 10.1007/978-3-030-60488-2_1
Глушков В. М. Cинтез цифровых автоматов. – М.: Физматгиз, 1962 – 476 с.
Barkalov A.A., Titarenko L. A., Baiev A. V., Matviienko A. V. Joint Use of Methods of Structural Decomposition for Optimizing the Circuit of Moore FSM. Cybernetics and System Analysis 2021, Vol. 57, No 2, pp. 173–184.
UG473 (v1.14) July 3, 2019. URL: www.xilinx.com.
Intel® FPGAs and Programmable Devices. https://www.intel.com/content/www/us/en/products/programmable.html
Kuon I., Tessier R., Rose J. FPGA Architecture: Survey and Challenges. Foundations and Trends in Electronic Design Automation. 2008. vol. 2. no. 2. pp. 135–253. DOI:10.1561/1000000005
Sass R., Schmidt A. Embedded System Design with platform FPGAs: Principles and Practices. - Amsterdam: Morgan Kaufmann Publishers, 2010 - 409 pp.
Barkalov A., Titarenko L., Mielcarek K. Improving characteristics of LUT–based Mealy FSMs. International Journal of Applied Mathematics and Computer Science, 2020, 30(4), pp. 745 – 759.
VC709 Evaluation Board for the Virtex-7 FPGA. User Guide; UG887 (v1.6); Xilinx, Inc.: San Jose, CA, USA, 2019.
Vivado Design Suite. https://www.xilinx.com/products/design-tools/vivado.html,2020, accede: January 2020
Quartus II, ://www.intel.com/content/www/us/en/software/programmable/quartus-prime/overview.html, acceded: January 2020.
Yang S. Logic synthesis and optimization benchmarks user guide. Version 3.0. Techn. Rep. Microelectronics Center of North Carolina, 1991. 43 p.
Barkalov A., Titarenko L., Mielcarek K., Chmielewski S. Logic Synthesis for FPGA–Based Control Units. – Structural Decomposition in Logic Design. vol. 636 of Lecture Notes in Electrical Engineering. Springer,2020.
