Оптимізація схеми суміщеного автомата в базисі НАНО-ПЛМ
DOI:
https://doi.org/10.18372/2310-5461.47.14879Ключові слова:
суміщений мікропрограмний автомат, синтез, нано-ПЛМ, матрична схемаАнотація
У статті запропоновано метод зменшення площі нано-ПЛМ, займаної схемою суміщеного автомата. Метод заснований на використанні класів псевдоеквівалентних станів автомата Мура. Метод дозволяє зменшити число горизонтальних шин нано-ПЛМ до величини, характерної для еквівалентного автомата Мілі. Розглянуто приклад синтезу автомата з використанням запропонованого методу. Наведено результати досліджень ефективності запропонованого методу. Дослідження проводилися на стандартних прикладах з відомої бібліотеки.
Посилання
Daly D., Fujino L., Smith K. Through the looking glass: Trends in solid-state circuits from the 65th ISSCC. // IEEE Solid-State Circuits Magazine, 2018, V 10, № 10 – pp. 30 – 46.
Smith M. Application Specific Integrated Circuits. – Boston: Addison-Wesley, 1997. – 632pp.
Nababi Z. Embedded Core Design with FPGAs. – New York: McGraw-Hill, 2008. – 418.
DeMicheli G. Synthesis and Optimization of Digital Circuits. – New York: McGraw-Hill, 1994. – 636.
Yuan F. Current-Mode Circuits for Data Communications. – № 4: Springer, 2007. – 416 pp.
S. Baranov, L. Levin, O. Keren, M. Karpovsky. Designing fault tolerant FSM by nano-PLA. – In: Proceeding of 15th International On-Line Testing Symposium, 2009. – Lisbon, pp. 216–220.
Barkalov A., Titarenko L. Logic Synthesis for FSM–based Control Units. –Berlin: Springer,2009 – 233 pp.
Баранов С. И., Скляров В. А. Цифровые устройства на программируемых БИС с матричной структурой. – М.: Радио и связь, 1986. – 272 с.
Baranov S. Logic Synthesis for Control Automata. – Dordrecht: Kluwer Academic Publishers, 1994. – 312 pp.
А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко, Горина В.В. Уменьшение числа LUT элементов в схеме совмещенного автомата. // Управляющие системы и машины. – 2016, №3.– С. 16-22.
А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко. Синтез совмещенного микро-программного автомата в базисе FPGA. Комп’ютернi засоби, мережi та системи. К.: Ін-т кіберне-тики ім. В.М.Глушкова НАН України, – Київ, 2015 Випуск 14, С. 32-39.
А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко. Реализация схемы совмещенно-го микропрограммного автомата в базисе FPGA. – Проблеми інформатизації та управління. Збір-ник наукових праць. Національний авіаційний університет. – Київ, 2015 Випуск 3(51), – С 5-13.
Соловьев В.В. Проектирование цифровых схем на основе программируемых логических инте-гральных схем. – М.: Горячая линия – ТЕЛЕКОМ, 2001. – 636 с.
Sklyarov V., Skliarova I., Barkalov A., Titarenko L. Synthesis and Optimization of FPGA-based Systems. –Berlin: Springer, 2014. – 432 pp.
Barkalov A., Titarenko L., Kolopenczyk M., Mielcarek K., Bazydlo G. Logic Synthesis for FPGA–based Finite State Machines. – Berlin: Springer,2016 – 280pp.
Barkalov A., Titarenko L., Mielcarek K., Chmielewski S. Logic Synthesis for FPGA-based Control Units. –Berlin: Springer, 2020. – 247 pp.
Yang S. Logic Synthesis and optimization benchmarks user guide. Microelectronics Center of North Carolina. – 1991, 43 pp.
