Повернутися до подробиць статті
Апаратна реалізація адаптивного фільтра для придушення завад у системах виявлення сигналів на FPGA (ПЛІС)
Завантажити
Завантажити PDF