Апаратна реалізація адаптивного фільтра для придушення завад у системах виявлення сигналів на FPGA (ПЛІС)

Анотація

У роботі досліджуються особливості апаратної реалізації адаптивного фільтра на основі FPGA (ПЛІС) для придушення завад у системах виявлення сигналів. Проаналізовано технічні аспекти використання ресурсів FPGA та можливі підходи до реалізації алгоритмів фільтрації.