FEATURES OF DIVISION OPERATIONS BY PROGRAMMABLE LOGIC INTEGRATED CIRCUITS
DOI:
https://doi.org/10.18372/2310-5461.1.5225Keywords:
integrated circuit, digital device, HDL-technology, language VHDL, design Case, iteration, module divisionAbstract
The dividers blocs on PLD base of type of FPGA were developed. They were realized by behavior description on VHDL. The functioning of dividers blocs was checked by simulation method in ModelSim Xilinx Edition — MXE III and behavior stand.
References
Семенец В. В., Хаханова И. В., Хаханов В. И. Проектирование цифровых систем с использованием языка VHDL. — Харьков : ХНУРЕ, 2003. — 492 с.
Карцев М. А. Арифметика цифровых машин. — М. : Наука, 1969. — 576 с.
VHDL’93. IEEE Standard VHDL Language Reference Manual. IEEE Std 1076-1993.
Опанасенко В. Н., Сахарин В. Г., Лисовый А. Н. Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL // Математические машины и системы 2005. — № 3. — 195 с.
Downloads
Issue
Section
Engineering
