Особливості моделювання внутрішніх шин однокристальних багатопроцесорних систем

Автор(и)

  • О. В. Богуславский Національний технічний університет України «Київський політехнічний інститут»

DOI:

https://doi.org/10.18372/2073-4751.2.9083

Анотація

У статті описуються особливості внутрішніх шин однокристальних багатопроцесорних систем , які необхідно враховувати при аналітичній оцінці ефективності реалізації паралельних алгоритмів на таких системах . Як приклад розглядається двопроцесорний система з шиною амбал АНВ , наводиться модель цієї системи на мові моделювання PAMELA , яка враховує основні особливості архітектури системи . Запропоновано способи оцінки середньої затримки при передачі даних по шині

 



Посилання

Cordon, В. An Efficient Bug Architecture for System-On-Chip Design // ШЕЕ Custom Integrated Circuit Conference, Jan 2001.-P. 29-35.

Ryu K., Shin E„ Mooney V. A Comparison of Five Different Multiprocessor SoC Bus Architectures // Proc. of the EUROMICRO Symposium on Digital Sys-terns Design. - Washington (USA), 2001. - P. 202 - 209.

Germund A. Symbolic Performance Modeling of Parallel Systems. ШЕЕ Transactions on Parallel and Distributed systems, 2003 - V. 14. - №2. - P. 154 - 165.

Марченко А.И., Богуславский O.B. Аналитическая оценка времени выполнения параллельных алгоритмов на однокристальных многопроцессорных системах // Вісник Хмельницького національного університету. - Хмельницький, 2007 - №2. - Т.2. - С. 17 - 21.

Воєводин В.В., Филамофитский М.П. Анализ динамических характеристик параллельных программ // Высокопроизводительные вычисления и их приложения: Тр. Всерос. науч. конф. 30.10-02.11.2000г. - М.: 2000. - С. 203 - 207.

Ariyamparambath, М, et al. А highly efficient modeling style for heterogeneous bus architectures // Proceedings of International Symposium on System-on-Chip - Tampere, 2003. - P. 83 - 87.

Madl G. et al. Formal Performance Evaluation of AMBA-based System-on-Chip Designs // Proc. of EMSOFT. - Seoul (Korea), 2006.-P.311-320.

Goel, A., Lee, W.R. Formal verification of an IBM CoreConnect processor local bus arbiter care H Proceedings of 37th Design Automation Conference. - Los-Angeles, 2000. - P. 196 - 200.

AMBA Specification. Revision 2.0 // http://www.arm.com/products/solution s/AMBA Spec.htm

IBM. The CoreConnect Bus Architecture.

http://www.chips.ibm.com/product/cor econnect/docs/crcon wp.pdf

A. Cimatti et al. NuSMV 2: An OpenSource Tool for Symbolic Model Checking // Proceedings of the 14th International Conference on Computer-Aided Verification. - Copenhagen, 2002. - P. 359 -364.

Sebek F. The State Of Art in Cache Memories and Real-Time Systems. MRTC Technical Report 01/37, Sept 2001. // http://www.idt.mdh.se/fsk/docs/sota.pdf

Сигнаевский В.А., Коган Я.A. Методы оценки быстродействия вычислительных систем. - М.: Наука, 1991. - 256 с.

Марченко А.И., Богуславский О.В. Обзор возможностей внутренних шин однокристальных многопроцессорных систем // Современные телекоммуникационные и информационные технологии: Материалы научно-

практического семинара, УНИИС, 25-26 декабря 2006 г. - К.: 2006. - С. 58 - 64.

Jerraya A., WolfW. Multiprocessor Systems-on-Chips. - San Francisco (USA), 2004. - 582 p.

##submission.downloads##

Номер

Розділ

Статті