Оптимізація блоку заміни логікових умов в суміщеному автоматі

Автор(и)

  • А. А. Баркалов Зеленогурський університет
  • Л. А. Титаренко Зеленогурський університет
  • Я. Е. Визор Національний авіаційний університет
  • А. В. Матвиенко Інститут кібернетики ім. В.М.Глушкова НАН України

DOI:

https://doi.org/10.18372/2073-4751.3.11315

Ключові слова:

совмещенный автомат, FPGA, LUT, EMB, синтез, граф-схема алгоритма

Анотація

Запропоновано метод синтезу суміщеного мікропрограмного автомата, орієнтований наНВІС типу FPGA. Метод дозволяє отримати схему з мінімальним числом елементів LUT іблоків EMB. Оптимізація досягається за рахунок представлення кодів псевдоеквівалентнихстанів узагальненими інтервалами кодуючого простору. Наведено приклад синтезу з використанням запропонованого методу

Біографії авторів

А. А. Баркалов, Зеленогурський університет

д.т.н.

Л. А. Титаренко, Зеленогурський університет

д.т.н.

Я. Е. Визор, Національний авіаційний університет

к.т.н.

Посилання

Baranov S. Logic Synthesis for Control Automata. – Dordrecht: Kluwer Academic Publishers, 1994. – 312 pp.

DeMicheli G. Synthesis and Optimization of Digital Circuits. – New York: McGraw-Hill, 1994. – 636 pp.

Соловьев В.В. Проектирование цифровых схем на основе программируемых логических интегральных схем. – М.: Горячая линия – ТЕЛЕКОМ, 2001. – 636

с.

Skliarova I., Sklyarov V., Sudnitson A. Design of FPGA–based circuits using Hierarchical Finite State Machines. – Tallinn: TUT Press, 2012. – 240 pp.

Грушницкий Р.И., Мурсаев А.Х., Угрюмов Е.П. Проектирование систем с использованием микросхем программируемой логики. – СПб: БХВ. – Петербург, 2002. – 608 с.

Sklyarov V., Skliarova I., Barkalov A., Titarenko L. Synthesis and Optimization of FPGA-based Systems. – Berlin: Springer, 2014. – 432pp.

Cong, J. and Yan. K. (2000). Synthesis for FPGAs with Embedded Memory Blocks, Proceeding of the 2000 ACM/SIGDA 8th International Symposium on FPGAs, pp. 75 – 82.

Garcia–Vargas. L., Senhadji–Navarro, R., M. Civit–Balcells, A. and Guerra–Gutierrezz, P. (2007). ROM–Based Finite State Machine Implementation in Low Cost FPGAs, IEEE International Simposium on Industrial Electronics, Vigo, pp. 2342–2347.

Nowicka, M., Łuba, T. and Rawski, V/ (1999). FPGA–based decomposition of Boolean functions: algorithms and implementations, Advanced Computer Systems, pp. 502 – 509.

Rawski, M., Selvaraj, H. and Łuba, T. (2005). An application of functional decomposition in ROM–based FSM implementation in FPGA devices, Journal of System Architecture 51(6–7): pp. 424 – 434.

Rawski, M., Tomaszewicz, P., Borowski, G. and Łuba, T. (2011). Logic Synthesis Method of Digital Circuits Designed for Implementation with Embedded Memory Blocks on FPGAs,

Design of Digital Systems and Devises. LNEE 70, Springer, Berlin, pp. 121 – 144.

Tiwari, A. and Tomko, K. (2004). Saving power by mapping finite state machines into embedded memory blocks in FPGAs, Proceedings of Design Automation and Test in Europe, Vol. 2, pp. 916–921.

Yang S. Logic synthesis and optimization benchmarks user guide. Microelectronics Center of North Carolina. – 1991, 43 pp.

Баркалов А.А. Принципы оптимизации логической схемы микропрограммного автомата Мура // Кибернетика и системный анализ. – 1998, №1. – стр. 65-72.

Баркалов А.А., Визор Я.Е., Матвиенко А.В, Титаренко Л.А. Оптимизация схемы автомата Мура с двумя источниками кодов // УСиМ. – 2015. – №2.

Barkalov A., Titarenko L., Kolopenczyk M. EMB–based design of Mealy FSM.– Proceedings of 12th IFAC Conference on programmable devices and embedded systems. – 2013, pp. 215–220.

##submission.downloads##

Номер

Розділ

Статті