ОСОБЛИВОСТІ РЕАЛІЗАЦІЇ ОПЕРАЦІЇ ДІЛЕННЯ НА ПРОГРАМОВНО-ЛОГІЧНІЙ ІНТЕРГАЛЬНІЙ СХЕМІ
DOI:
https://doi.org/10.18372/2310-5461.1.5225Ключові слова:
інтегральна схема, цифровий пристрій, HDL-технологія, мова VHDL, конструкція Case, ітерація, модуль діленняАнотація
Розроблено модулі ділення в елементному базисі програмовно-логічній інтегральній схемі (ПЛІС) типу FPGA, які виконано за допомогою поведінкового опису алгоритмів мовою VHDL. Виконано перевірку функціонування модулів ділення методом моделювання в системі ModelSim Xilinx Edition — MXE III за допомогою поведінкового стенда.
Посилання
Семенец В. В., Хаханова И. В., Хаханов В. И. Проектирование цифровых систем с использованием языка VHDL. — Харьков : ХНУРЕ, 2003. — 492 с.
Карцев М. А. Арифметика цифровых машин. — М. : Наука, 1969. — 576 с.
VHDL’93. IEEE Standard VHDL Language Reference Manual. IEEE Std 1076-1993.
Опанасенко В. Н., Сахарин В. Г., Лисовый А. Н. Проектирование модулей с плавающей точкой на ПЛИС с использованием языка VHDL // Математические машины и системы 2005. — № 3. — 195 с.
