ПРИСТРІЙ ДЛЯ ПРИВЕДЕННЯ ЧИСЕЛ ЗА МОДУЛЕМ З АНАЛІЗОМ ЧОТИРЬОХ РОЗРЯДІВ ТАКОГО ЧИСЛА ЗА КРОК

Автор(и)

  • Сахибай Тинимбайович Тинимбаєв кафедра інформаційних систем та кібербезпеки Алматинського університету енергетики та звязку https://orcid.org/0000-0002-9326-9476
  • Гнатюк Сергій Олександрович Факультет кібербезпеки, комп’ютерної та програмної інженерії Національного авіаційного університету https://orcid.org/0000-0003-4992-0564
  • Бердибаєв Рат Шиндалійович кафедра інформаційних систем та кібербезпеки Алматинського університету енергетики та звязку https://orcid.org/0000-0002-8341-9645
  • Поліщук Юлія Ярославівна аспірант PhD Національний авіаційний університет https://orcid.org/0000-0002-0686-2328
  • Бурмак Юлія Анатоліївна Київський коледж зв'язку https://orcid.org/0000-0002-8090-5058

DOI:

https://doi.org/10.18372/2410-7840.23.15433

Ключові слова:

асиметрична криптграфія, арифметичні операції, приведення чисел за модулем, схематичне рішення, алгоритм, швид-кодія

Анотація

Сучасна криптографія з відкритим ключем (асиметрична криптографія) дає можливість не лише шифрувати дані, але й вирішувати деякі актуальні проблеми симетричної криптографії – зокрема, проблему розподілу секретних ключів. Проте, алгоритми асиметричної криптографії є досить повільними і ресурсоємними, через що потребують новітніх підходів до підвищення швидкодії та оптимізації їх реалізації на різних платформах. Авторами у статті розглядається питання підвищення швидкодії асиметричних алгоритмів криптографії і пропонується схематичне рішення (пристрій) приведення числа за модулем як одного з методів реалізації приведення цілих чисел за модулем. Відомо, що такі операції, як множення, піднесення до квадрату і приведення за модулем впливають на швидкодію апаратних пристроїв криптографії. Особливо, операція приведення за модулем є найскладнішою і громіздкою в аспекті реалізації, що потребує особливої уваги вчених і дослідників до розробки алгоритмів і апаратних рішень для цієї проблеми. Таким чином, в цій статті авторами пропонується розробка і дослідження пристрою приведення чисел за модулем з аналізом чотирьох розрядів за крок. Розроблений пристрій був верифікований шляхом перевірки створеного алгоритму опису поведінкової моделі на мові Verilog HDL за допомогою часових діаграм. Тестування показало коректність алгоритму поведінкової моделі, що підтвердило ефективність розробленого пристрою приведення чисел за модулем з аналізом чотирьох розрядів такого числа за крок, а також можливість його використання для криптографічних застосувань.

##submission.downloads##

Опубліковано

2023-02-28

Номер

Розділ

Статті