Implementing circuit of combined finite state machine with FPGAs
DOI:
https://doi.org/10.18372/2073-4751.3.10302Abstract
A method is proposed for synthesis of combined finite state machine (FSM) using field-programmablelogic arrays. The FSM circuit is implemented with embedded memory blocks. To detect the number ofmemory blocks, the method of replacement of logical conditions is used. An example is given forimplementing the proposed method. Conditions are obtained for application of the proposed methodReferences
Baranov S. Logic Synthesis for Control Automata. – Dordrecht: Kluwer Academic Publishers, 1994. – 312 pp.
DeMicheli G. Synthesis and Optimization of Digital Circuits. – New York: McGraw-Hill, 1994. – 636 pp.
Соловьев В.В. Проектирование цифровых схем на основе программируемых логических интегральных схем. – М.: Горячая линия – ТЕЛЕКОМ, 2001. – 636
с.
Skliarova I., Sklyarov V., Sudnitson A. Design of FPGA–based circuits using Hierarchical Finite State Machines. – Tallinn: TUT Press, 2012. – 240 pp.
Грушницкий Р.И., Мурсаев А.Х., Угрюмов Е.П. Проектирование систем с
использованием микросхем программируемой логики. – СПб: БХВ. – Петербург, 2002. – 608 с.
Sklyarov V., Skliarova I., Barkalov A., Titarenko L. Synthesis and Optimization of FPGA-based Systems. –Berlin: Springer, 2014. – 432 pp.
Cong. J. and Yan. K. (2000). Synthesis for FPGAs with Embedded Memory Blocks, Proceeding of the 2000 ACM/SIGDA 8th International Symposium on FPGAs, Рр. 75 – 82.
Garcia–Vargas. L., Senhadji–Navarro R., M. Civit–Balcells, A. and Guerra–Gutierrezz, P. (2007). ROM–Based Finite State Machine Implementation in Low Cost FPGAs, IEEE International Simposium on Industrial Electronics, Vigo, Рp. 2342–2347.
Nowicka, M., Łuba, T. and Rawski, V/ (1999). FPGA–based decomposition of boolean functions: algorithms and implementations, Advanced Computer Systems, Рp. 502 – 509.
Rawski, M., Selvaraj, H. and Łuba, T. (2005). An application of functional decomposition in ROM–based FSM implementation in FPGA devices, Journal of System Architecture 51(6–7): 424 – 434.
Rawski, M., Tomaszewicz, P., Borowski, G. and Łuba, T. (2011). Logic Synthesis Method of Digital Circuits Designed for Implementation with Embedded Memory Blocks on FPGAs, Design of Digital Systems and Devises. LNEE 70, Springer, Berlin, Рp. 121 – 144.
Tiwari, A. and Tomko, K. (2004). Saving power by mapping finite state machines into embedded memory blocks in FPGAs, Proceedings of Design Automation and Test in Europe, Vol. 2, Рp. 916–921.
Yang S. Logic Synthesis and optimization benchmarks user guide. Microelectronics Center of North Carolina. – 1991, 43 pp.
Баркалов А.А. Принципы оптимизации логической схемы микропрограммного автомата Мура // Кибернетика и системный анализ. – 1998, №1. – С. 65-
Downloads
Issue
Section
License
Автори, які публікуються у цьому журналі, погоджуються з наступними умовами:- Автори залишають за собою право на авторство своєї роботи та передають журналу право першої публікації цієї роботи на умовах ліцензії Creative Commons Attribution License, котра дозволяє іншим особам вільно розповсюджувати опубліковану роботу з обов'язковим посиланням на авторів оригінальної роботи та першу публікацію роботи у цьому журналі.
- Автори мають право укладати самостійні додаткові угоди щодо неексклюзивного розповсюдження роботи у тому вигляді, в якому вона була опублікована цим журналом (наприклад, розміщувати роботу в електронному сховищі установи або публікувати у складі монографії), за умови збереження посилання на першу публікацію роботи у цьому журналі.
- Політика журналу дозволяє і заохочує розміщення авторами в мережі Інтернет (наприклад, у сховищах установ або на особистих веб-сайтах) рукопису роботи, як до подання цього рукопису до редакції, так і під час його редакційного опрацювання, оскільки це сприяє виникненню продуктивної наукової дискусії та позитивно позначається на оперативності та динаміці цитування опублікованої роботи (див. The Effect of Open Access).
