Classification and architectural features of programmable multiprocessor systems-on-chip

Authors

  • І. А. Клименко Національний авіаційний університет

DOI:

https://doi.org/10.18372/2073-4751.1.7255

Abstract

Provided general information on embedded multiprocessor systems-on-chip based on FPGA (FPGA-MPSoC). Completed a comprehensive analysis of the architectural features and provided Shih rock classification FPGA-MPSoC. Powered overview of recent research in the development of FPGA-MPSoC. A wide circle of such systems in order to study trends in architecture and all problems solved

Author Biography

І. А. Клименко, Національний авіаційний університет

к.т.н.

References

Wolf W. Multiprocessor system-on-chip (MPSoC) technology / W. Wolf, A.A. Jerraya, G. Martin // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems – USA, СА, Sonoma: 2008. – Volume 27, Issue 10 – Р. 1701–1713.

Wolf W The future of multiprocessor systems-on-chips // Proceedings of the 41st annual Design Automation Conference (DAC '04) [ACM], (USA, San Diego, CA, 7-11 June, 2004). – USA: АСМ, 2004. – Р. 681–685.

Martin G. Overview of the MPSoC design challenge // Proceedings of the 43rd Design Automation Conference (DAC '06) [ACM/IEEE], (San Francisco, СА, USA, 24-28 July, 2006). – New York, NY, USA: АСМ, 2006. – P. 274–279.

Клименко І.А. Тенденції застосування сучасної елементної бази для побудови високопродуктивних обчислювальних систем // Проблеми інформатизації та управління: Зб.наук.пр.– К. : НАУ-друк, 2010.– Вип.1(29). – С 90–103.

Dorta T. Reconfigurable Multiprocessor Systems: A Review / T. Dorta, J. Jiménez, J.L. Martín, U.Bidarte, A.Astarloa // International Journal of Reconfigurable Computing [Special issue on selected papers from ReconFig International conference on reconfigurable computing and FPGAs (ReconFig 2009)] – 2010. – Volume 2010. – 11 c.

Жуков І.А. Апаратна концепція розв’язку нечітких слар / І.А. Жуков, І.А. Клименко // Проблеми інформатизації та управління: Зб.наук.пр.– К. : НАУ, 2011. – Вип.2 (28). – С. 50–54.

Gohringer D.A Taxonomy of Reconfigurable Single-/Multiprocessor Systemson-Chip / D. Gohringer, T. Perschke, M. Hubner, J. Becker // International Journal of Reconfigurable Computing. – 2009. – Volume 2009. – Р. 11.

Ravindran K. An FPGAbased soft multiprocessor system for IPV4 packet forwarding / K. Ravindran, N. Satish, Y. Jin, K. Keutzer // Proceedings of the International Conference on Field Programmable Logic and Applications (FPL ’05), (Tampere Hall, Tampere, Finland, 24-26 August, 2005). – 2005. – P. 487–492.

Karanam R.K. A stream chipmultiprocessor for bioinformatics / R.K. Karanam, A. Ravindran, A. Mukherjee, // SIGARCH Computer Architecture News. – 2008. – Volume 36, № 2 – Р. 2–9.

Wang X. Design and implementation of a resource-efficient communication architecture for multiprocessors on FPGAs / X. Wang and S. Thota // Proceedings of the International Conference on Reconfigurable Computing and FPGAs (ReConFig’08), (Cancun, Mexico, 3-5 December, 2008). – 2008. – P. 25–30.

ISE Design Suite Manuals [Електронний ресурс]. – Xilinx Inc., 2011. – Режим доступу: http://www.xilinx.com/support/documentation/dt _ise13-3.htm.

SOPC Builder User Guide. Version 1.0. [Електронний ресурс]. – Altera Corporation, 2010. – Режим доступу: http://www.altera.com/literature/ug/ug_sopc_buil der.pdf.

Embedded Design Handbook Version 2.9. [Електронний ресурс]. – Altera Corporation, 2011. – Режим доступу: http://www.altera.com/literature/hb/nios2/edh_ed _handbook.pdf.

Ключев А.О. Программное обеспечение встроенных вычислительные систем / А.О. Ключев, П.В. , Д.Р. Ковязина, Е.В. Петров. – СПб. : СПбГУ ИТМО, 2009. – 212 с.

MicroBlaze Processor Reference Guide. Embedded Development Kit EDK 13.1 [Електронний ресурс]. – Xilinx Inc., 2011. – Режим доступу: http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_1/mb_ref_guide.pdf.

PicoBlaze 8-bit Embedded Microcontroller. User Guide for Spartan-3, Spartan-6, Virtex-5 and Virtex-6 FPGAs [Електронний ресурс]. – Xilinx Inc., 2011. – Режим доступу: http://www.xilinx.com/support/ documentation/ip_documentation/ug129.pdf.

Nios II Processor Reference Handbook. Version 11.0.0. [Електронний ресурс]. – Altera Corporation, 2011. – Режим доступу: http://www.altera.com/literature/hb/nios2/n2cpu_nii5v1.pdf.

Nios II Software Developer’s Handbook. Version 11.0. [Електронний ресурс]. – Altera Corporation, 2011. – Режим доступу: http://www.altera.com/literature/hb/nios2/n2sw_nii5v2.pdf.

Embedded Peripherals IP User Guide [Електронний ресурс]. – Altera Corporation, 2011. – Режим доступу: http://www.altera.com /literature/ug/ug_embedded_ip.pdf.

Березин В.В. Исследование времени реакции на прерывание системы на кристалле с SOFT-процессором Nios II // В.В. Березин, А.В. Зинкевич // Вестник ТОГУ. Приборостроение, метрология и информационно-измерительные приборы. – 2010. – № 2(17). –C. 67–74.

OpenRISC 1200 IP Core Specification [Електронний ресурс]. – OpenCores, 2011. – Режим доступу: http://opencores.org/ openrisc, or1200.

GRLIB IP Core User’s Manual. Version 1.1.0 - B4108 [Електронний ресурс]. – Aeroflex Gaisler, 2011. – Режим доступу: http://www.gaisler.com/products/grlib/grip.pdf.

Жабин В.И. Архитектура вычислительных систем реального времени / В.И. Жабин. – К. : ВЕК +, 2003. – 176 с.

Клименко І.А. Пат. № 59112 Україна, МПК G06F 15/16 (2006.01). Обчислювальний пристрій / І.А. Клименко, В.В. Жабина; Заявник і патентовласник: Національний авіаційний університет, Київ. – Заявлений 06.08.2010. – Опубл. 10.05.2011. – Бюл. №9.

Клименко И.А. Обеспечение отказоустойчивости потоковых систем на однотипных вычислительных модулях / И.А. Клименко, Жабина В.В. // Вісник НТУУ «КПІ». Інформатика, управління та обчислювальна техніка: Зб. наук. пр. – К.: ВЄК +, 2009. – №51. – С. 166 – 171.

Balkan A.O. Mesh-of-trees and alternative interconnection networks for single-chip parallelism / A.O. Balkan, G. Qu, U. Vishkin // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. – USA, NJ: IEEE Educational Activities Department Piscataway, 2009. – Volume 17, Issue 10 – 1419–1432.

Bafumba-Lokilo D. Generic crossbar network on chip for FPGA MPSoCs / D. Bafumba-Lokilo, Y. Savaria, J.-P. David // Proceedings of the Joint IEEE North-East Workshop on Circuits and Systems and TAISA Conference (NEWCAS-TAISA’08), (Montréal, Canada, 22-25 June 2008). – 2008. – P. 269–272.

Neji B. Multistage interconnection network forMPSoC: performances study and prototyping on FPGA / B. Neji, Y. Aydi, R. Benatitallah, S. Meftaly [et al.] // Proceedings of the 3rd International Design and Test Workshop (IDT ’08), (December 2008). – 2008. – P. 11–16.

Cyclone II Device Handbook [Електронний ресурс]. – Altera Corporation, 2008. – Режим доступу: http://www.altera.com /devices/fpga/cyclone2/cy2-index.jsp.

Almeida G.M. An adaptive message passing mpsoc framework / G.M. Almeida, G. Sassatelli, P. Benoit // International Journal of Reconfigurable Computing. – Volume 2009. – 2009. – 20 p.

Tseng C.Y. Design and Implementation of Multiprocessor System on a Chip (MPSoC) Based on FPGA / C.Y.Tseng, Y.C. Chen, // Proceedings of the International Computer Symposium (ICS ’09), (Tainan, Taiwan, 16-18 December, 2009). – 2009. – P. 173–178.

Huerta P. Exploring FPGA Capabilities for Building Symmetric Multiprocessor Systems / P. Huerta, J. Castillo, J. I.Martınez, C. Pedraza // Proceedings of the 3rd Southern Conference on Programmable Logic (SPL ’07), (Mar del Plata, Argentina, 26-28 February, 2007) – 2008. – P. 113–118.

Hung A. Symmetric Multiprocessing on Programmable Chips Made Easy / A. Hung, W. Bishop, A. Kennings // Proceedings of the Conference on Design, Automation and Test in Europe (DATE ’05), (Munich, Germany, 7-11 March, 2005). – Volume 1. – IEEE Computer Society, 2005. – P. 240–245.

Wang Z. External DDR2-constrained NOC-based 24-processors MPSoC Design and Implementation on Single FPGA / Z. Wang, O. Hammami // Proceedings of the 3rd International Design and Test Workshop (IDT ’08) [IEEE], (Monastir, Tunisia, 20-22 December, 2008). – IEEE Computer Society, 2008. – P. 193–197.

Benini L. Networks on chips: a new SoC paradigm / L. Benini G.De Micheli // Computer. – 2002. – Volume 35, № 1. – P. 70–78.

B. Nichols Pthreads Programming / B. Nichols, D. Buttlar, J.P. Farrell. – USA, Sebastopol, Calif:, O’Reilly & Associates, 1996. – 269 р.

Senouci B.; Bouchhima A.; Rousseau F.; Petrot F.; Jerraya A. Fast Prototyping of POSIX Based Applications on a Multiprocessor SoC Architecture: "Hardware-Dependent Software Oriented Approach" // Proceedings of the 17th IEEE International Workshop on Rapid System Prototyping (Chania, Crete, Greece, 14-16 June. 2006). – IEEE Computer Society, 2006. – P. 69–75.

The openmp api specification for parallel programming: OpenMP 3.1 API C/C++ Syntax Quick Reference Card [Електронний ресурс], 2008. – Режим доступу: http://openmp.org/wp/openmp-specifications.

Sato M. OpenMP: parallel programming API for shared memory multiprocessors and onchip multiprocessors // Proceedings of the 15th International Symposium on System Synthesis (ISSS 2002), (Kyoto, Japan, 2-4 October, 2002). – IEEE Computer Society, 2002. – P. 109–111.

Шнитман В., Современные высокопроизводительные компьютеры / В. Шнитман. – [Електронний ресурс]. – CIT Forum, 1996. – Режим доступу: http://citforum.ru/hardware/svk/contents.shtml

Цилькер Б.Я. Организация ЭВМ и систем/ Б.Я. Цилькер – М: ПИТЕР, 2004. – 668 с.

Shanyuan G. Hardware implementation of MPI_Barrier on an FPGA cluster Field Programmable Logic and Applications / G. Shanyuan, A.G. Schmidt, R. Sass // International Conference on 19th International Conference On Field Programmable Logic And Applications (FPL 2009), (Pragua, Czech Republic, 31 August – 2 September, 2009). – 2009. – P. 12–17.

Bolsens I. Programming customized parallel architectures in FPGA // Parallel & Distributed Processing IPDPSW: Proceeding of the IEEE International Symposium [Workshops and Phd Forum], (19-23 April 2010). – 2010. – P. 1.

Saldaña M. Using Partial Reconfiguration in an Embedded Message-Passing System / M. Saldaña, A. Patel, H.J. Liu; P. Chow // Proceedings of the International Conference on ReConFigurable Computing and FPGAs (ReConFig’10), (Cancun, Quintana Roo, Mexico, 13-15 December, 2010) – 2010 – P. 418–423.

Hubner M. Parallel and Flexible Multiprocessor System-on-Chip for adaptive Automotive Applications based on Xilinx Microblaze Soft-Cores / M. Hubner, K. Paulsson, J. Becker // Proceedings of the 19th IEEE International Parallel and Distributed Processing Symposium (IPDPS 2005), (Denver, Colorado, 4-8 April 2005). – 2005. – P. 149 a.

Gohringer D. Star-wheels network-on-chip featuring a self-adaptive mixed topology and a synergy of a circuit- and a packet-switching communication protocol / D. Gohringer, B. Liu, M. Hubner, J. Becker // Proceedings of the 19th International Conference on Field Programmable Logic and Applications (FPL ’09), (Prague, Czech Republic, 31 August-2 September, 2009). – IEEE, 2009. – P. 320–325.

Палагин А.В. Реконфигурируемые вычислительные системы / А.В. Палагин, В.Н. Опанасенко. – К.: Просвіта, 2006. – 295 с.

Lehtoranta O. A parallel MPEG-4 encoder for FPGA based multiprocessor SoC / O. Lehtoranta, E. Salminen, A. Kulmala, M. Hannikainen, T. D. Hamalainen // Proceedings of the International Conference on Field Programmable Logic and Applications (FPL’05), (Tampere Hall, Tampere, Finland, 24-26 August 2005). – 2005. – P. 380–385.

Khan J. An MPSoC architecture for the multiple target tracking application in driver assistant system / S. Niar, A. Menhaj, Y. Elhillali, and J. L. Dekeyser, // Proceedings of the 19th International Conference on ApplicationSpecific Systems, Architectures and Processors (ASAP’08) [IEEE], (Leuven, Belgium, 2-4 July 2008) – P. 126–131.

Mplemenos G.G. MPLEM: an 80-processor FPGA Based Multiprocessor System / G.G. Mplemenos, I. Papaefstathiou // Proceedings of the 16th Symposium on Field-Programmable Custom Computing Machines (FCCM’08) [IEEE], (Stanford, Palo Alto, California 14-15 April 2008). – USA : IEEE Computer Society, 2008. – P. 273–274.

Huerta P. Operating System for Symmetric Multiprocessors on FPGA // P. Huerta, J. Castillo, C. Sanchez, J.I. Martınez // Proceedings of the International Conference on Reconfigurable Computing and FPGAs (ReConFig ’08), (Cancun, Mexico, 3-5 December 2008). – 2008. – P. 157–162.

Kulmala A. Instruction memory architecture evaluation on multiprocessor FPGA MPEG-4 encoder / A. Kulmala, E. Salminen, T.D. Hamalainen // Proceedings of the IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems (DDECS ’07), (Krakow, Poland, 11-13 April 2007). – 2007. – P. 1–6.

Жабин В.И. Выполнение последовательностей зависимых операций в режиме совмещения / В.И.Жабин // Вiсник Нацiонального технiчного унiверситету України “КПІ”. „Iнформатика, управлiння та обчислювальна техніка”. –2007. – №46. – С. 226–233.

Дичка И.А. Совмещение зависимых операций на уровне обработки разрядов операндов / И.А.Дичка, В.В.Жабина // Искусственный интеллект. – 2008. – №3. – С. 649–654.

Самофалов К.Г. Основы теории многоуровневых конвейерных вычислительных систем // К.Г. Самофалов, Г.М. Луцкий. – М: Радио и связь,1989. – 271 c.

Babb J. Virtual wires: overcoming pin limitations in FPGA-based logic emulators // J. Babb, R. Tessier, A.Agarwal // Proceedings of the IEEE Workshop on FPGAs for Custom Computing Machines, (Napa, CA , USA, 5-7 April, 1993). – 1993. – Р. 142–151.

Tumeo A. HW/SW methodologies for synchronization in FPGA / A. Tumeo, C. Pilato, G. Palermo, F. Ferrandi, D. Sciuto // Proceedings of the 7th International Symposium on Field-Programmable Gate Arrays (FPGA ’09), [ACM SIGDA], (Monterey, California, USA, 22-24 February 2009). – USA, NY, New York : ACM, 2009. – P. 265–268.

Royal A. Globally Asynchronous Locally Synchronous FPGA Architectures / A. Royal, P.Y.K. Cheung // Proceedings of the 13th International Conference on Field Programmable Logic and Applications (FPL 2003), (Lisbon, Portugal, 1-3 September, 2003) [Field Programmable Logic and Applications: Lecture Notes in Computer Science (LNCS)]. – Volume 2778. – Springer-Verlag New York, Inc., 2003. - P. 355–364.

Salminen E. HIBI-based multiprocessor soc on FPGA / E. Salminen, A. Kulmala, T.D. Hamalainen // Proceedings of the IEEE International Symposium on Circuits and Systems (ISCAS’05), (Kobe, Japan, 23-26 May, 2005). – Volume 4. – 2005. – P. 3351–3354.

Kumar S. A network on chip architecture and design methodology / S. Kumar, A. Jantsch, M. Millberg [et al.] // Proceedings of the IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2002), (Pittsburgh, PA, USA, 25-26 April, 2002). – USA : IEEE Computer Society 2002. – P. 117.

Freitas H.C. Evaluating network-on-chip for homogeneous embedded multiprocessors in FPGAs / H.C. Freitas, D.M. Colombo, F.L. Kastensmidt, P.O. A. Navaux // Proceedings of the IEEE International Symposium on Circuits and Systems (ISCAS ’07), (New Orleans, USA, 27-30 May, 2007). – 2007. – P. 3776–3779.

Lukovic S. An automated design flow for NoCbasedMPSoCs on FPGA / S. Lukovic and L. Fiorin // Proceedings of the 19th IEEE/IFIP International Symposium on Rapid System Prototyping (RSP’08), (Monterey, California, 2-5 June, 2008). – IEEE Computer Society, 2008. – P. 58–64.

Ishebabi H. Answer set versus integer linear programming for automatic synthesis of multiprocessor systems from real-time parallel programs / H. Ishebabi, P. Mahr, C. Bobda, M. Gebser, T. Schaub // International Journal of Reconfigurable Computing. – 2009. – Volume 2009. – 11 p.

Nikolov H. Efficient automated synthesis, programing, and implementation of multiprocessor platforms on FPGA chips / Nikolov, T. Stefanov, and E. Deprettere // Proceedings of the International Conference on Field Programmable Logic and Applications (FPL’06), (Madrid, Spain, August 28-30, 2006). – IEEE, 2006. – P. 1–6.

Kumar A. Multiprocessor systems synthesis for multiple use-cases of multiple applications on FPGA / A. Kumar, S. Fernando, Y. Ha, B. Mesman, H. Corporaal // ACM Transactions on Design Automation of Electronic Systems. – 2008. – Volume 13, № 3. – P. 1–27.

Downloads

Published

2012-03-04

Issue

Vol. 1 No. 37 (2012)

Section

Статті

License

Автори, які публікуються у цьому журналі, погоджуються з наступними умовами:

  1. Автори залишають за собою право на авторство своєї роботи та передають журналу право першої публікації цієї роботи на умовах ліцензії Creative Commons Attribution License, котра дозволяє іншим особам вільно розповсюджувати опубліковану роботу з обов'язковим посиланням на авторів оригінальної роботи та першу публікацію роботи у цьому журналі.

  2. Автори мають право укладати самостійні додаткові угоди щодо неексклюзивного розповсюдження роботи у тому вигляді, в якому вона була опублікована цим журналом (наприклад, розміщувати роботу в електронному сховищі установи або публікувати у складі монографії), за умови збереження посилання на першу публікацію роботи у цьому журналі.

  3. Політика журналу дозволяє і заохочує розміщення авторами в мережі Інтернет (наприклад, у сховищах установ або на особистих веб-сайтах) рукопису роботи, як до подання цього рукопису до редакції, так і під час його редакційного опрацювання, оскільки це сприяє виникненню продуктивної наукової дискусії та позитивно позначається на оперативності та динаміці цитування опублікованої роботи (див. The Effect of Open Access).