

ТЕНДЕНЦІЇ ЗАСТОСУВАННЯ СУЧАСНОЇ ЕЛЕМЕНТНОЇ БАЗИ ДЛЯ ПОБУДОВИ ВИСОКОПРОДУКТИВНИХ ОБЧИСЛЮВАЛЬНИХ СИСТЕМ

Інститут комп'ютерних технологій
Національного авіаційного університету

Швидкодія та степінь інтеграції сучасних ПЛІС відкривають нові перспективи у виробництві й поліпшенні параметрів високопродуктивних обчислювальних систем за рахунок реалізації їх за технологією системи-на-кристалі. Наведені особливості сучасної елементної бази в контексті побудови високопродуктивних обчислювальних систем

Вступ

Підвищення продуктивності обчислювальних систем реального часу є важливою загально-технічною задачею, актуальність якої обумовлена різноманітними галузями застосування автоматичних систем управління, до яких належить управління різними технологічними процесами, робототехніка, системи управління польотною інформацією, тощо. Причому сучасний рівень і швидкий розвиток технологій пред'являє все більш високі вимоги до таких систем, з точки зору їх швидкодії, вирішення надскладних задач управління, масштабування як програмного так і апаратного забезпечення, зручності використання, простоти адаптації до різних об'єктів управління.

Загальний стан проблеми

Підвищення продуктивності обчислювальних систем (ОС) потребує використання сучасних технічних досягнень на всіх рівнях їх проектування. На нижньому логічному рівні це використання сучасної швидкодіючої елементної бази. На рівні архітектури основним напрямком підвищення продуктивності є перехід від послідовної машини фон-Неймана до паралельних обчислювальних систем.

Вдосконалювання елементної бази завжди було одним з ефективних методів підвищення продуктивності обчислювальних систем. Протягом декількох десятиріч єдиною альтернативою ефективною реалізації спеціалізованих пристроїв для рішення задач високої складності були

замовлені інтегральні мікросхеми класу *ASIC* [1]. Такі пристрої виготовляються на кристалах з високою щільністю монтажу, за рахунок відсутності якої-небудь надмірності архітектури й внутрішніх зв'язків мають високу швидкодію і низьку споживану потужність. Однак високі витрати при проектуванні, використання високо-технологічних виробничих процесів, неможливість модифікації готового виробу істотно підвищують ціну на такі пристрої. Значному підвищенню продуктивності, швидкодії й зменшенню вартості цифрових пристроїв, виконаних на одному кристалі, сприяв стрімкий розвиток програмованих логічних інтегральних схем (ПЛІС). Перехід сучасних ПЛІС на якісно новий рівень пов'язаний зі значним збільшенням їх степені інтеграції до декількох мільйонів логічних вентилів і підвищенням швидкодії [2, 3]. Це відкрило нові перспективи у виробництві й поліпшенні параметрів цифрових пристроїв.

Другим ефективним напрямом досягнення найкращого співвідношення ціни й продуктивності обчислювальних систем є розробка нових методів логічної структури систем, а також нових принципів організації обчислень, які ґрунтуються на використанні паралелізму [4 - 6]. Паралелізм так само розглядається на різних рівнях проектування ОС. З погляду на рівень архітектури, під паралелізмом розуміють одночасне виконання програм або їх окремих частин на незалежних обчислювальних вузлах. Такі обчислення традиційно реалізуються багатопроцесорними

обчислювальними системами різної архітектури. Необхідність рішення найскладніших прикладних і наукових задач, що потребує гігантських обчислювальних ресурсів, обумовлює високі вимоги до сучасних багатопроцесорних обчислювальних систем. Існують високопродуктивні обчислювальні системи, які реалізовані за допомогою дорогих унікальних архітектур – *CRAY, SGI, Fujitsu, Hitachi*, з декількома тисячами процесорів [4]. Однак архітектура таких систем не завжди адекватна для рішення широкого кола прикладних задач і їх повсякденне використання дорого і неефективне.

На сьогодні дуже широке розповсюдження отримують обчислювальні системи, реалізовані за принципом система-на-кристалі. Технологія обчислювальних систем на кристалі передбачає поєднання багатьох програмованих процесорних ядер в багатоядерну систему [7 - 9]. Такі системи виконують функції цілого обладнання і розміщуються на одній інтегральній схемі. За такий спосіб реалізації обчислювальної системи досягається насамперед підвищення її швидкодії, за рахунок зменшення часу передачі інформації між елементами системи.

Спеціалізовані модульні багатопроцесорні системи з загальною шиною [4], що реалізовані на елементному базисі середньої й високої степені інтеграції, разом з високою швидкістю та широким застосуванням, характеризуються складними унікальними принципами конструювання апаратної логіки, масштабування апаратного та програмного устаткування, складного та трудомісткого налагодження та модифікації розроблених модулів. Такі системи мають досить довгий час виходу товару на ринок, ризики появи браку, складність його виправлення. Базовий принцип таких систем полягає в тому, що ефективно обчислення може бути досягнуто тільки при незначних впливах на програмованість та гнучкість конфігурації. Об'єкто-орієнтована архітектура повинна бути розроблена такою, що

буде задовольняти усім вимогам обчислень заданої області застосування. Іншими словами, багатопроцесорні управляючі системи розробляються у значній залежності від конкретного об'єкту управління. Що до масштабування слід зазначити, що модульний принцип конфігурації дозволяє більш-менш просте масштабування системи, але вимагає застосування спеціально розробленого програмного забезпечення або спеціалізованих операційних систем які забезпечать масштабування та спадкоємність програмного устаткування.

Архітектура на основі процесорних ядер, реалізована на кристалі ПЛІС, вдало справляється з нестачею продуктивності шляхом впровадження паралелізму через копіювання багатьох ідентичних блоків [8]. Цей підхід робить масштабування продуктивності задачею реалізації, підключення і синхронізації, аніж складності архітектури [8, 10, 11].

Таким чином багатопроцесорні обчислювальні системи на одному кристалі мають ряд переваг перед звичайними обчислювальними системами середньої продуктивності: вони абсолютно синхронні з усім іншим проектом, розташованим у тій самій мікросхемі; реалізують спеціалізовані команди користувача та одержують потрібну користувачеві периферію. Системи на кристалі мають значно менший розмір, більшу швидкість, мають перспективи масового дешевого виробництва складних високопродуктивних обчислювальних систем.

У наукових публікаціях за останні роки описані багато досліджень у цій області. На сучасному ринку мікроелектроніки з'являються убудовані багатопроцесорні системи, як високопродуктивні обчислювальні потужності. Системи на кристалі у літературі зустрічаються під загальною назвою *SoC (System on Chip)* [7, 8], мультипроцесорні системи на кристалі – *MpSoC (Multiprocessor System on Chip)* [9], мережі на кристалі – *NoC (Network on Chip)* [11, 12, 13,]. Аналіз літературних джерел показує, що розробка мультипроцесорних систем на кристалі є дуже акту-

альною в сучасному світі мікроелектроніки і має великі перспективи, з точки зору підвищення продуктивності обчислень.

Тенденції розвитку та застосування сучасної елементної бази

Стрімкий розвиток програмованих логічних інтегральних схем (ПЛІС) на протязі останніх кількох років, пов'язаний зі стрімким збільшенням ступеня інтеграції до мільйонів логічних вентилів і швидкодії відкриває нові перспективи у виробництві та покращенні параметрів цифрових пристроїв.

Традиційно протягом декількох десятиліть ПЛІС застосовувались для побудови різноманітних інтерфейсних вузлів, пристроїв управління й контролю, спеціалізованих блоків, для яких немає стандартних мікросхем і таке інше. Однак, через невелику швидкодію й малу кількість еквівалентних логічних вентилів ПЛІС довго займали досить скромну нішу на ринку електронних компонентів. З появою сучасних швидкодіючих ПЛІС надвисокої інтеграції, що працюють на високих так-

тових частотах, їх вплив на світовий ринок значно розширився. Сучасні мікросхеми ПЛІС, виконані за 0,22-мікронної технології, здатні працювати на частотах до 300 МГц і реалізують до 3 млн. еквівалентних логічних вентилів [2, 3].

Різке збільшення потужності сучасних ПЛІС створило передумови для реалізації не тільки простих контролерів й інтерфейсних вузлів, але й систем цифрової обробки сигналів [3], пристроїв управління в реальному часі найскладнішими технологічними процесами [7], інтелектуальних контролерів і нейронних мереж. Поява ПЛІС із наднизьким рівнем енергоспоживання відкриває широкі можливості за їх використання в мобільних мережах та портативних комп'ютерах [9, 10].

Основні класи сучасних надвеликих інтегральних схем (НВІС), що представляють один одному альтернативу за рівнем інтеграції та за складності розв'язуваних завдань наведений на рис 1.




Рис. 1. Класифікація сучасних надвеликих інтегральних схем

Наведені класи НВІС розглядаються в контексті створення на кристалі систем великої складності, до яких ставляться вимоги високої швидкодії та обчислювальної потужності, низького рівня енергоспоживання, простоти розробки та нала-

годження, можливість модифікації готових пристроїв, простоти адаптації до об'єктів управління і, звичайно, невисокої вартості. Поставленим вимогам відповідають сучасні ПЛІС (FPGA, Field Programmable Gate Array) та спеціалізовані

замовлені та напівзамовлені інтегральні схеми (*ASIC, Application Specific Integrated Circuit*) [14, 15].

Спеціалізовані ІС класифікують на *замовлені* й *напівзамовлені* за рівнем участі замовника в реалізації функціональності пристрою [1]. Замовлені ІС розробляються на основі спеціально створених елементів і вузлів виключно за функціональною схемою замовника. Можливий варіант – проектування на основі стандартних елементів, що включені до складу бібліотек виробника ІС, що значно зменшує вартість та швидкість розробки. Напівзамовлені ІС складаються із заздалегідь спроектованої виробником ІС постійної частини, а спеціалізація досягається на заключному етапі виробництва, за додавання додаткових шарів металізації, що задають визначену замовником остаточну конфігурацію пристрою.

ПЛІС поставляється споживачеві в конструктивно-закінченому вигляді, подальше програмування здійснюється електричним способом у лабораторних умовах. Для програмування ПЛІС застосовують спеціальні пристрої – програматори. Для розробки конфігурації пристроїв застосовуються різноманітні системи автоматичного проектування (САПР).

Історія розвитку НВІС розпочинається в сімдесятих роках. Після виникнення та бурхливого розвитку інтегральні схеми довгі роки поділялись на мікросхеми пам'яті, мікросхеми масового виробництва для широкого споживача, програмовані логічні пристрої (ПЛП) та спеціалізовані ІС, до яких зокрема належали процесори та мікроконтролери. Звичайний двигун прогресу у розвитку цифрових схем це збільшення швидкодії, зменшення розмірів та ціни пристрою. Тому ПЛП та спеціалізовані ІС були призвані замінити множину мікросхем однією, що привело до здешевлення пристроїв, зменшення розмірів, підвищення надійності (за рахунок зменшення кількості паяних з'єднань). За визначення помилок ПЛП можна перепрограмувати, в той час коли

пошук та видалення помилок на платі значно трудомісткий процес.

Історія розвитку програмованих логічних пристроїв охоплює наступні пристрої: програмовані постійні запам'ятовуючі пристрої ППЗУ; програмовані логічні матриці ПЛМ (*PLA, Programmable Logic Array*); різновиди ПЛМ – програмовані логічні масиви (*PAL, Programmable Array Logic*) та змінювані масиви логіки (*GAL, Generic Array Logic*); складні ПЛП – прародителі мікросхем *CPLD*, які за наявністю сучасних потужних *CPLD* називають простими ПЛП (*Simple Programmable Logic Devices*). Багато сучасної та класичної літератури описують структурні особливості, принципи програмування ПЛП [9]. Ми лише зазначимо, що не глядячи на те, що розробники весь час вимагалися підвищити функціональність ПЛП, ці мікросхеми ніколи не знайшли широкого і практичного застосування. ПЛП належать до мікросхем середньої ступені інтеграції, вміщують невелику кількість логічних вентилів, реалізують нескладні задачі і мають невисоку швидкодію. На сьогодні такі пристрої існують на ринку ІС, але вважаються морально застарілими.

Іншу долю мають замовлені спеціалізовані ІС. *Замовлені ІС* виникли і почали розвиватися із самого початку розвитку інтегральних схем, бо завжди виникали задачі реалізації досить складного устаткування й дотепер замовлені ІС з успіхом використовуються для реалізації спеціалізованих функцій. Мікросхеми виробляються на виробництві, мають повний технологічний цикл виробництва мікросхем на кремнієвому кристалі. Остаточний варіант конфігурації зашивається в кристал. Як позитивний момент слід відмітити, що спроектований пристрій містить необхідну кількість вентилів, на кристалі немає нічого зайвого і немає вільних комірок, досягнута максимальна-можлива швидкодія та максимально-низьке енергоспоживання. Розробка замовленої ІС складний трудомісткий і дорогий процес, однак за рахунок високого ступеня інтеграції мож-

лива реалізація скільки завгодно складних пристроїв, за рахунок чого на протязі всього часу існування і до появи ПЛІС замовлені ІС не мали аналогів.

Для остаточного визначення високої ефективності спеціалізованих ІС серед НВІС доцільно стисло розглянути найбільш характерні класи замовлених та напівзамовлених ІС, такі як вентиляльні матриці, схеми на стандартних елементах, структуровані спеціалізовані схеми (рис. 1). У сучасному розумінні всі ці класи ІС поєднані загальною назвою *ASIC*.

В основі *вентильних матриць* лежать базисні комірки, що складаються з набору несполучених транзисторів і резисторів. На окремих комірках постачальники мікросхем пропонують бібліотеку елементів – набір базових функцій, наприклад мультиплексори, регістри, тощо. Мікросхема являє собою кремнієвий кристал, що вміщує масив комірок. Постачальники мікросхем самі визначають набори компонентів що входять в комірку. Розробники будують свої таблиці з'єднань, відповідно конфігурації пристрою, на основі яких виготовляються фотошаблони й створюються шари металізації, що зв'язують елементи усередині комірки та комірки між собою.

У порівнянні із замовленими ІС вентиляльні матриці для розроблювачів мають меншу ціну та складність розробки. Але звичайно під час спеціалізації мікросхеми всі внутрішні ресурси не використовуються, крім того строго визначене виробником розташування логічних вентилів й трасування внутрішніх з'єднань не завжди є оптимальним, що позначається на швидкодії, продуктивності та споживання потужності.

Схеми на стандартних елементах підтримують виробники *ASIC*, вони поставляють бібліотеку стандартних елементів, якою можуть користуватися розроблювачі. Бібліотеки крім різноманітних логічних функцій підтримують такі компоненти як процесори, функції зв'язку, ОЗУ, ПЗУ, тощо. Розроблювачі можуть так само використовувати раніш створені

свої функції або придбати проекти потрібних функціональних блоків створені іншими розробниками. За цієї технології спеціалізація як правило закінчується створенням таблиці з'єднань на рівні функціональних блоків, на основі яких виготовляються фотошаблони й створюються шари металізації. Схеми стандартних елементів виготовляються на кремнієвому кристалі заводським способом. Тобто розроблювачем лише створюються укрупнені зв'язки – верхні шари металізації. Це сприяє оптимальному використанню площі кристала, відсутності надмірності компонентів, зменшенню трудомісткості створення зв'язків, оптимальному трасуванню.

Клас НВІС, що отримали назву структуровані замовлені схеми (*Structured ASIC*) Виникли ще в дев'яностих роках та з 2003 року мали стрімкий стрибок у розвитку [15]. Кожний постачальник такої мікросхеми пропонує власну архітектуру пристрою. В основі мікросхеми лежить фундаментальний елемент – модуль, який містить виготовлений заводським способом набір загальної логіки у вигляді логічних вентилів, мультиплексорів, таблиць істинності, одного або декількох регістрів, невеликого локального ОЗУ, тощо. Масиви елементів розміщуються по всій поверхні кристала, виготовляються заводським способом, окремо можуть формуватися спеціальні модулі, що складаються з регістрів, або невеликих елементів пам'яті. Заводським способом так само створюються по контуру кристала блоки ОЗУ, тактові генератори, периферійна логіка, тощо.

Більша кількість шарів металізації уже визначено. За спеціалізації такої мікросхеми значно скорочується кількість шарів металізації, що створюють розроблювачі. Отже значно знижується вартість і час розробки пристрою ніж за застосування традиційних замовлених схем і схем на стандартних елементах. Логіка, виготовлена на заводі, має більшу продуктивність за рахунок оптимізації зв'язків на кристалі, але у порівнянні зі схемами

на стандартних елементах, споживає більшу потужність, займає більше місця на кристалі.

Протягом декількох десятиліть існування ІС між ПЛП та *ASIC* існувала незаповнена ніша. З однієї сторони вбога функціональність ПЛП, з іншої сторони складність розробки й висока ціна *ASIC*, хоча вони і підтримували функції будь-якої складності.

На початку вісімдесятих років фірма *Xilinx* запропонувала новий клас мікросхем ПЛІС (*FPGA*) [1]. ПЛІС виготовлялись за КМОП технологією і для зберігання конфігурації застосовували статичний ОЗП. Основу ПЛІС складали логічні блоки, до складу яких входив регістр, мультиплексор та таблиця істинності. ПЛІС складалася з великої кількості логічних блоків та внутрішніх програмованих з'єднань. Перші пристрої цього класу були порівняно простими й підтримували малу кількість вентилів, але загальна ідея архітектури ПЛІС збереглася дотепер. Звичайно різні виробники ПЛІС пропонують різні архітектури логічних блоків і способи їхніх з'єднань, структури логічних блоків сучасних ПЛІС мають значно складну структуру.

Для повноти огляду зупинимось на мікросхемах *CPLD* (*Complex Programmable Logic Device*), які належать до класу ПЛІС. В основі *CPLD* лежать логічні блоки, що реалізують скорочені диз'юнктивні нормальні форми функцій. Логічні блоки поєднані в макрокомірки і з'єднані із внутрішніми шинами та зовнішніми виводами. Функціональність *CPLD* кодується в енергонезалежній пам'яті, тому немає необхідності їх перепрограмувати при включенні.

Наприкінці наведемо порівняльну характеристику основних класів НВІС.

Позитивні якості *ASIC*: можна реалізувати скільки завгодно складні пристрої, що складаються з мільйонів логічних вентилів; відсутність надмірності, як внутрішніх зв'язків, так і використаних вентилів, внаслідок максимальна швидкодія й мінімальне споживання потужності; не-

висока ціна у випадку налагодження серійного виробництва; енергонезалежність.

До *недоліків ASIC* варто віднести наступне: розробка *ASIC* досить дорогої, складний і тривалий процес; готовий виріб розмішують в кристал, таким чином, подальша зміна пристрою неможлива; створення нових версій пристрою або модифікація вимагає повторення всього процесу виробництва. Середній час виготовлення системи на кристалі на *ASIC* від 14 до 24 місяців [15].

Позитивні якості *FPGA*: надвисока степінь інтеграції; реалізація таких же складних функцій, які раніш могли бути вирішені тільки з використанням *ASIC*; з погляду реалізованих функцій мають більш гнучку структуру ніж *CPLD*; програмуються в лабораторних умовах, у відмінності від пристроїв внутрішня структура яких жорстко зашита на виробництві; привабливі не тільки для промислового виробництва, але й для невеликих компаній розроблювачів; просте внесення змін у структуру пристрою; функціональність пристрою може бути задана на місці відповідно до спеціалізованих вимог замовника, пристрій може бути налагоджений й модифікований на місці; можна налагоджувати, як весь проект цілком, так й окремі частини пристрою; є можливість внутрісистемного програмування; вартість виготовлення нижче вартості виготовлення *ASIC*; дуже дешево можна створювати й налагоджувати опитні зразки, з подальшим налагоджуванням масового випуску на ІС; програмуватися однократно або багаторазово; мають невисоку доступну ціну. Середній час виготовлення системи на кристалі на ПЛІС від 6 до 12 місяців. За застосування ПЛІС скорочуються строки виходу пристрою на ринок на 55% ніж за застосування *ASIC* [15].

Недоліком ПЛІС є їх енергозалежність. Програма зазвичай зберігається в енергозалежній пам'яті, при кожному включенні живлення мікросхеми необхідно заново конфігурувати її. Такі мікросхеми виробляють фірми *Xilinx* й *Altera*.

Завантаження конфігурації відбувається за допомогою завантажника, що може бути убудований й у саму *FPGA*. Фірми виробники пропонують конфігураційні ПЗУ що при включенні живлення завантажує конфігурацію в ПЛІС. Фірми *Actel* й *Lattice Semiconductor* пропонують мікросхеми *FPGA*, в яких конфігурація зберігається енергонезалежній *Flash*-пам'яті, в таких ПЛІС програма зберігається при зникненні електроживлення.

Висновки

Перехід сучасних ПЛІС на якісно новий рівень дозволило їм стати не тільки достойною альтернативою замовленим інтегральним схемам, але і завдяки вагомим перевагам, дозволило зайняти значну позицію серед інтегральних схем надвисокої степені інтеграції і відкрило нові перспективи у виробництві й поліпшенні параметрів цифрових пристроїв.

Сучасний рівень розвитку ПЛІС, їх швидкодія, ємність, можливість гнучкого проектування пристроїв будь-якої складності, дозволяє реалізувати системи на одному кристалі, що дає більший вигаш у продуктивності, ніж за використання класичних мікроконтролерів та великих інтегральних схем, а також дозволяє прискорити швидкість процесів передачі даних, що зокрема є критичним для різноманітних сучасних обчислювальних систем. Застосування ПЛІС обумовлює простоту розробки та налагодження системи, а також дозволяє адаптувати систему під визначений об'єкт управління з максимальною продуктивністю та швидкодією.

Список літератури

1. *Максфілд К.* Проектирование на ПЛИС. Курс молодого бойца. – М.: Издательский дом «Додека XXI», 2007. – 408 с.
2. *Cyclone II Device Handbook* – <http://www.altera.com>.
3. *Gray J.* Designing a simple FPGA-optimized RISC CPU and system-on-a-chip. – 2000. – <http://citeseer.ist.psu.edu/article/gray00designing.html>.

4. *Жабин В.И.* Архитектура вычислительных систем реального времени. – К.: БЕК +, 2003. – 176 с.

5. *Culler D., Singh J.* Parallel Computer Architecture. Morgan Kaufmann, 1999.

6. *Kuck D.* A survey of parallel machine organization and programming // *Computing Surveys*. – 1977. – P. 29–59.

7. *Andrei A., Eles P., Pens Z., Rosen J.* Predictable implementation of real-time applications on multiprocessor systems on chip // *In Proc. of the 21st Int. Conf. on VLSI Design*. – 2008. – P. 103–110.

8. *Balkan A., Qu G., Vishkin U.* An area-efficient high-throughput hybrid interconnection network for single-chip parallel processing // *Proc. IEEE/ACM Design Automation Conference (DAC)*. – 2008. – P. 73–80.

9. *Jerraya A., Tenhunen H., Wolf W.* Multiprocessor Systems-on-Chips, MPSoC // *IEEE Computer Society*. – V. 38, №7, 2005.

10. *Kumar R., Zyuban V., Tullsen D.* Interconnections in multi-core architectures: Understanding mechanisms, overheads and scaling. – *SIGARCH Comput. Archit. News*. – 2005. – Vol. 33, № 2. – P. 408–419.

11. *Ainsworth T., Pinkston T.* Characterizing the cell eib on-chip network // *IEEE Micro*. – Vol. 27, №5, 2007. – P. 6–14.

12. *Greenberg R., Guan L.* On the area of hypercube layouts // *Information Processing Letters*, №84, 2002. – P. 41–46.

13. *Yeh C.H.* Optimal layout for butterfly networks in multilayer VLSI // *In International Conference on Parallel Processing (ICPP)*, 2003. – P. 379–388.

14. *Altera Corporation AN 311: Standard Cell ASIC to FPGA Design Methodology and Guidelines* <http://www.altera.com/literature/an/an311.pdf> – 2009.

15. *Parnell K., Bryner R.* Comparing and Contrasting FPGA and Microprocessor System Design and Development. – http://www.xilinx.com/support/documentation/white_papers/wp213.pdf. – 2004.