Реалізація алгоритмів формування псевдовипадкових слів на базі FPGA

Володимир Миколайович Опанасенко, Станіслав Борисович Зав’ялов, Олександр Танасович Софіюк

Анотація


У даній статті запропоновано апаратну реалізацію генераторів ПВС на базі кристалів FPGA, які використають принцип реконфигурируемости, що забезпечує можливість модернізації їх алгоритмів та оперативну зміну внутрішній структури (реконфігурацію) у процесі функціонування. Наявність в структурі кристалу FPGA вбудованих блоків DSP дозволяє ефективну апаратну реалізацію генераторів псевдовипадкової послідовності за рахунок реалізації основних операцій множення із накопиченням на вентильному рівні. За допомогою САПР ISE 14.02 Foundation шляхом описання мовою VHDL виконано проектування і реалізація трьох типів генераторів ПВС на базі кристалу серії Spartan6 (6SLX4CSG225-3), для яких наведено часові та апаратні витрати. Наведено часові діаграми моделювання цих структур, які отримано за допомогою системи моделювання ModelSim SE 10.1c

Ключові слова


генератор псевдовипадкових послідовностей; САПР; DSP; FPGA

Посилання


Кнут Д.Э. Искусство программирования: В 7 т.; [пер. с англ. В. Тертышный]. – [3-е изд.]. – М.: «Ви-льямс», 2007. – Т.2: Получисленные алгоритмы. – 832 с.

Корчинский В.В., Филькин К.М. О выборе перви-чного датчика для задач имитационного модели-рования // Моделювання та інф. технології. Збірн. наук. праць ІПМЕ. – 2007. – Вип. 42. – С. 81-90.

Лавданский А.А. Оценка качества генераторов псевдослучайных чисел по величине ошибки во-спроизведения закона распределения / А.А. Лав-данский // Вісник Хмельницького національного університету. – 2014. – №1. – С. 113–116.

Палагин А.В. Реконфигурируемые вычислитель-ные системы/ А.В. Палагин, В.Н. Опанасенко. – Киев: Просвіта. – 2006. – 295 с.

Палагин А.В. Проектирование реконфигуриру-емых систем на ПЛИС / А.В. Палагин, В.Н. Опа-насенко, А.Н. Лисовый // Технология и конс-труирование в электронной аппаратуре. – 2007. – № 3. – С. 15-20.

Available at http://www.xilinx.com/products/ design-tools/ise-design-suite.html.

ModelSim. ASIC and FPGA design / Available at http: // www.mentor.com/ products/ fv/ modelsim/

Palagin A. The structure of FPGA-based cyclic-code converters / Alexander Palagin, Vladimir Opanasenko, Sergey Krivoi // Optical Memory & Neural Networks (Information Optics). Springer. – 2013, Vol. 22, N.4. – PP. 207–216.

Random Number Generator Results [Електронний ресурс]. – Режим доступу: http://www.cacert.at/ cgi-bin/rngresults.

Spartan-6 Family Overview / Product Specification // DS160 (v2.0) October 25, 2011. – Xilinx, Inc. – 11 p.

Spartan-6 FPGA DSP48A1 Slice / User Guide // UG389 (v1.2) May 29, 2014. – Xilinx, Inc. – 46 p.


Повний текст: PDF

Посилання

  • Поки немає зовнішніх посилань.


ISSN 2410-7840 (Online), ISSN 2221-5212 (Print)

Ліцензія Creative Commons
Цей твір ліцензовано за ліцензією Creative Commons Із зазначенням авторства - Некомерційна - Без похідних творів 3.0 Неадаптована

РИНЦ SSM WorldCat BASE Національна бібліотека ім. Вернадського Науково-технічна бібліотека НАУ Ulrich's Periodicals Directory

Ulrich's Periodicals Directory