ІНФОРМАЦІЙНІ ТЕХНОЛОГІЇ, КІБЕРБЕЗПЕКА

DOI: 10.18372/2310-5461.49.15142 УДК 004.274

> *О. О. Баркалов*, д-р техн. наук, проф. Зеленогурський університет, Польща orcid.org/0000-0002-4941-3979 e-mail: A. Barkalov@iie.uz.zgora.pl;

Л. О. Тітаренко, д-р техн. наук, проф. Зеленогурський університет, Польща Харківський національний університет радіоелектроніки orcid.org/0000-0001-9558-3322 e-mail: L.Titarenko@iie.uz.zgora.pl;

О. М. Головін, канд. техн. наук Інститут кібернетики ім. В.М. Глушкова НАН України orcid.org/0000-0002-0279-812X e-mail: o.m.golovin.1@gmail.com;

О. В. Матвієнко Інститут кібернетики ім. В. М. Глушкова НАН України orcid.org/0000-0003-1838-1422 e-mail: matv@online.ua;

МЕТОД ЗМЕНШЕННЯ КІЛЬКОСТІ ЕЛЕМЕНТІВ LUT В СХЕМІ КОМПОЗИЦІЙНОГО МІКРОПРОГРАМНОГО ПРИСТРОЮ УПРАВЛІННЯ З ПЕРЕТВОРЮВАЧАМИ АДРЕСИ

Вступ

Одним з головних блоків цифрових систем є пристрій управління [1; 2]. В даний час цифрові системи реалізуються з використанням різних надвеликих інтегральних схем [1]. При цьому важливо зменшувати площу схеми, яку займає пристрій управління [3], а також час затримки і споживану потужність. Як правило, зменшення площі схеми пристрою управління дозволяє поліпшити і інші його характеристики [1; 4], що свідчить про актуальність обраного напрямку досліджень.

Аналіз останніх досліджень і публікацій

Методи розв'язання цієї задачі багато в чому залежать від особливостей реалізованого алгоритму управління і елементного базису. Якщо алгоритм управління має лінійний характер, то пристрій управління доцільно реалізувати у вигляді композиційного мікропрограмного пристрою управління (КМПУ) [5]. Композиційний мікропрограмний пристрій управління є автоматом Мура, що складається зі схеми адресації, лічильника адреси мікрокоманд і пам'яті управління. В пам'яті управління зберігаються мікрокоманди (МК), що складаються з наборів мікрооперацій і спеціальних внутрішніх сигналів управління. Інформація про адреси переходів в МК відсутня, що зменшує необхідний обсяг пам'яті порівняно з традиційними мікропрограмними пристроями управління [5]. В даній статті розглядається задача синтезу схеми КМПУ в базисі надвеликих інтегральних схем типу FPGA (field-programmable logic arrays) [6; 7].

Вибір базису FPGA як об'єкта досліджень зумовлений їх широким застосуванням для реалізації різних цифрових систем [7; 8]. При цьому FPGA можуть використовуватися в мікросхемах типу SoC (System-on-a-Chip) [9], що реалізують складні цифрові системи. Ресурси FPGA в мікросхемах SoC досить обмежені через те, що основна площа кристала зайнята мікропроцесорами та іншими операційними блоками [9]. Зазначене обмеження підвищує актуальність проблеми зменшення площі схем пристрою управління, що використовують ресурси FPGA. Одним з методів зменшення витрат апаратури в КМПУ є перетворення адрес мікрокоманд в коди виходів лінійних операторних ланцюгів (ЛОЛ) [5]. Таке перетворення дозволяє зменшити число входів схеми адресації мікрокоманд. Це особливо важливо при реалізації схеми пристрою управління в базисі FPGA в силу невеликого числа входів елементів табличного типу LUT (look-up table) [10]. У статті пропонується метод оптимізації схеми КМПУ, заснований на розбитті множини виходів ЛОЛ. Цей метод є адаптацією методу подвійного кодування станів автоматів Мілі [11] до особливостей КМПУ. Для завдання алгоритмів управління використовується мова граф-схем алгоритму (ГСА) [12; 13].

Усе наведене вище визначає *основну мету* дослідження, яка полягає у поліпшенні характеристик КМПУ завдяки врахуванню особливостей реалізованого алгоритму управління і елементного базису.

Реалізація КМПУ в базисі FPGA

Синтез КМПУ заснований на формуванні множити ЛОЛ [5].

Операційні ланцюги являють собою послідовності операторних вершин ГСА. Кожна операторна вершина містить набір мікрооперацій $Y_q \subseteq Y$, де $Y = \{y_1, ..., y_N\}$ — множина мікрооперацій (вихідних сигналів КМПУ).

Розглянемо ГСА Γ_1 (рис. 1). Множина вершин ГСА Γ_1 включає початкову вершину b_0 , кінцеву вершину b_E , операторні вершини $b_1 - b_{20}$ і умовні вершини $b_{21} - b_{27}$.

В умовних вершинах записуються логічні умови (ЛУ) з множини X = $\{x_1, ..., x_L\}$. Для ГСА Γ_1 маємо N = 7 і L = 6.

Операційні вершини ГСА утворюють множину $B = \{b_1, ..., b_M\}$. Для ГСА Γ_1 маємо M = 20. Розглянемо ряд визначень [5], необхідних для подальшого викладу матеріалу.



Рис. 1. Первинна ГСА Г₁

Визначення 1. Кінцева послідовність операторних вершин $\alpha_{g} = \langle b_{g_{1}}, ..., b_{g_{F_{0}}} \rangle$ називається

ЛОЛ ГСА Г, якщо для будь-якої пари сусідніх компонент вектора α_g існує дуга, де і — номер компоненти вектора α_g .

Визначення 2. Входом ЛОЛ α_g називається вершина, вхід якої пов'язаний з виходом початкової або умовної вершини, або з виходом операторної вершини, що не входить в ЛОЛ α_g .

Визначення 3. Виходом ЛОЛ α_g називається вершина, вихід якої пов'язаний з входом вершини, що не входить в ЛОЛ α_g .

Пам'ять управління КМПУ містить M_0 мікрокоманд, де $M_0 = M + 1$. Нульова адреса пам'яті управління відповідає початковій вершині b_0 [5]. Кожна операторна вершина $b_m \in B$ відповідає мікрокоманді MI_m з адресою A_m . Розрядність адреси МК визначається за формулою

$$\mathbf{R}_{\mathbf{Q}} = \left\lceil \log_2 \mathbf{Q} \right\rceil. \tag{1}$$

Для реалізації схеми КМПУ необхідно знайти множину ЛОЛ $C = \{\alpha_1, ..., \alpha_G\}$, яка задовольняє таким умовам [5]:

 кожна операторна вершина включена тільки в одну ЛОЛ;

2) усі операторні вершини включені в ЛОЛ $\alpha_e \in C;$

3) число елементів у множині *С* є мінімально можливим.

У праці [5] пропонується алгоритм побудови множини *C*, що задовольняє цим умовам.

До складу КМПУ входить лічильник адреси МК (ЛА), який є аналогом регістра кодів станів автомата Мура [14; 15]. Збільшення вмісту ЛА на одиницю відповідає переходу між МК, які є сусідніми компонентами ЛОЛ $\alpha_g \in C$. Таким чином, всередині ЛОЛ виконується природна адресація мікрокоманд [5].

Для будь-якої пари сусідніх компонент b_{gi} , $b_{gi} + 1$ ЛОЛ $\alpha_g \in C$ повинна виконуватися умова

$$A_{g_{i+1}} = A_{g_i} + 1, \quad (i = \overline{1, F_g} - 1)$$
 (2)

При цьому мікрокоманда MI_0 має $A_0 = 0$. Це стартова адреса мікропрограми [5], що відповідає ГСА Г.

Нехай для ГСА Г сформовано множину ЛОЛ *С* і виконана природна адресація мікрокоманд.

Нехай також сформовано множину виходів $O(\Gamma) = \{O_1, ..., O_G\}$, що включає останні компоненти ЛОЛ $\alpha_e \in C$.

Тоді для реалізації алгоритму, представленого ГСА Γ , можна використовувати КМПУ U₁ (рис. 2).



Рис. 2. Структурна діаграма КМПУ U₁ (з перетворювачем адреси мікрокоманд)

Блок адресації мікрокоманд формує множину функцій збудження пам'яті

$$\Phi = \Phi(Z, X). \tag{3}$$

Множина $\Phi = \{D_1, ..., D_R\}$ включає функції збудження пам'яті D_r , що надходять на входи ЛА. Множина Z включає R_A елементів $Z = \{z_1, ..., z_{R_A}\}$. Елементи множини Z використовуються для кодування виходів ЛОЛ кодами $K(O_g)$ розрядності

$$\mathbf{R}_{A} = \left\lceil \log_2 \mathbf{G} \right\rceil. \tag{4}$$

Коди К(O_g) залежать від внутрішніх змінних $T_r \in T = \{T_1, ..., T_R\}$, що формуються на виході ЛА. Блок перетворювача адреси реалізує систему

$$Z = Z(T).$$
(5)

Внутрішні змінні використовуються і для адресації мікрокоманд, що зберігаються в пам'яті управління. Кожна МК може включати дві додаткові змінні. Змінна y_0 дозволяє збільшення вмісту ЛА на одиницю (ЛА: = ЛА + 1), або прийом адреси переходу (ЛА: = Ф). Мінлива $y_E = 1$ відповідає закінченню мікропрограми.

Метод синтезу КМПУ U₁, який називається КМПУ з перетворювачем адреси, детально розглянуто У працях [5; 16]. У цій роботі розглядаємо метод оптимізації характеристик КМПУ U₁ в базисі FPGA. Для реалізації схеми КМПУ використовуються різні блоки CLB (*configurable logic block*) і програмовані з'єднання [15]. У статті розглядаються два види CLB: логічні елементи (ЛЕ) і вбудовані блоки пам'яті ЕМВ (embedded memory block).

Логічний елемент складається з елемента LUT, що має S_L входів, програмованого тригера і мультиплексорів. На вихід ЛЕ може подаватися або комбінаційний вихід LUT, або вихід тригера. Як правило, ЛЕ включає ланцюги перенесення для організації лічильників [6; 10]. Елемент LUT реалізує довільну булеву функцію, яка залежить не більше ніж від S_L аргументів. Для реалізації схеми лічильника КМПУ будемо використовувати двотактні тригери типу D.

Основною особливістю LUT є обмежене число входів S_L ($S_L < 6$) [10]. Відомо, що для реальних алгоритмів управління характерні такі параметри: L \approx 50, R \approx 10 [17]. Таким чином, функції (3) можуть мати до 60 аргументів. Така невідповідність між параметрами S_L і R + L призводить до багаторівневим схемами блоків адресації і перетворення адреси.

Відомо, що багаторівневі схеми мають ряд недоліків порівняно з їх однорівневими аналогами [17; 18]. Багаторівневі схеми займають велику площу кристала, мають меншу швидкодію і споживають більше електричної потужності. Для поліпшення характеристик багаторівневих схем необхідно в першу чергу зменшувати число елементів LUT в схемі [19].

Тригери лічильника розподіляються між елементами LUT, що формують функції $D_r \in \Phi$. Таким чином, лічильник є розподіленим усередині блоку LUTerA, що реалізує систему (3). Ми використовуємо термін LUTer для схеми, що складається з логічних елементів. Очевидно, ці тригери ЛА мають загальні входи синхронізації (Clock) і обнуління (Start).

Для реалізації пам'яті управління будемо використовувати CLB типу EMB [10]. Блоки EMB мають постійний об'єм (V_0), а розрядність адреси (S_A) і виходів (t_F) осередків пам'яті може змінюватися [6; 7]. Пара $<S_A$, $t_F>$ визначає конфігурацію EMB.

Блоки ЕМВ доцільно використовувати, якщо існує конфігурація $\langle S_0, t_0 \rangle$, для якої виконується умова

$$S_0 = R. \tag{6}$$

При S₀ <R пам'ять управління представляється у вигляді багаторівневої схеми. Для сучасних мікросхем FPGA максимальне значення S_A = 15. Цього цілком достатньо для однорівневої реалізації пам'яті управління для складних алгоритмів управління [20].

Будемо розглядати випадок використання унітарних кодів мікрооперацій. З урахуванням розрядів, необхідних для зберігання змінних *y*₀ і *y*_E, число блоків ЕМВ в пам'яті управління визначається виразом

$$n_{\rm E} = \left| \frac{{\rm N}+2}{t_0} \right|. \tag{7}$$

Якщо $n_{\rm E} > 1$, то будемо позначати пам'ять управління як EMBer.

Нехай елементи LUT використовуються для реалізації блоків адресації і перетворення адреси. Тоді архітектура КМПУ U₁ може бути представлена структурною діаграмою (рис. 3).



Рис. 3. Реалізація КМПУ U₁ в базисі FPGA

Блок LUTerT реалізує систему (3). Тригери лічильника ЛА розподілені між елементами LUT. Якщо $y_E = 0$ (виконання алгоритму триває) і $y_0 = 1$, то до вмісту ЛА додається одиниця. Для цього формується сигнал

$$C_1 = y_0 y_{\rm E} {\rm Clock.} \tag{8}$$

Якщо $y_E = 0$ і $y_0 = 0$, то в ЛА записується інформація (3). Для цього формується сигнал

$$C_1 = y_0 y_{\rm E} {\rm Clock.}$$
(9)

Якщо $y_{\rm E} = 1$ (закінчення алгоритму), то $C_1 = C_2 = 0$ і функціонування КМПУ припиняється.

Блок LUTerZ реалізує систему (5). Блок ЕМВег реалізує функції

$$\mathbf{Y} = \mathbf{Y}(\mathbf{T}). \tag{10}$$

$$y_0 = y_0(T).$$
 (11)

$$y_{\rm E} = y_{\rm E}({\rm T}). \tag{12}$$

Основний недолік КМПУ U₁ полягає в тому, що при виконанні деяких умов блоки LUTerT і/або LUTerZ можуть мати кілька рівнів логіки. Якщо виконується умова

$$\mathbf{R} > \mathbf{S}_{\mathrm{L}},\tag{13}$$

то LUTerZ буде багаторівневим.

Якщо NA(D_r) — число аргументів у функції $D_r \in \Phi$, то блок LUTerT є багаторівневим за виконання умови

$$NA(D_r) > S_L.$$
(14)

У цій статті розглядається ситуація, коли умови (13)–(14) виконуються. У цьому випадку нами пропонується КМПУ U_2 , засноване на розбитті множини виходів $O(\Gamma)$.

Основна ідея пропонованого методу

Нехай для деякого алгоритму управління виконуються умови (13)–(14). У цьому випадку пропонуємо метод, що дозволяє:

a) гарантовано отримати дворівневу схему блоку LUTerT;

б) виключити блок LUTerZ.

Пропонований метод використовує ідею подвійного кодування станів [11].

Нехай для деякої ГСА Г сформовано множину виходів $O(\Gamma)$, що складається з виходів ЛОЛ $\alpha_g \in C$. Функції (3) необхідно формувати тільки для елементів цієї множини. Отже, виходи $O_g \in O$ (Γ) є аналогами станів автомата Мура.

Адреси $A(O_g)$ виходів $O_g \in O(\Gamma)$ аналогічні кодам станів автомата Мура. На відміну від кодів станів, адреси не можуть бути призначені довільно. Адреса виходу $A(O_g)$ залежить від адреси входу даної ЛОЛ $\alpha_g \in C$.

Знайдемо розбиття Π_0 множини $O(\Gamma)$ на класи $O^1,\,...,\,O^I,$ таке, що:

а) число класів є мінімальним;

б) для класу $O^{i} \in \Pi_{0}$ виконується умова

$$R_i + L_i \le S_L$$
 (i $\in \{1, ..., I\}$). (15)

У виразі (15) символом R_i позначено число внутрішніх змінних $z_r \in Z$, необхідних для кодування виходів $O_g \in O^i$. Число вхідних змінних $x_l \in X$, що визначають переходи з виходів $O_g \in O^i$, позначено символом L_i .

Якщо $|O^i| = M_i$, то число кодуючих змінних визначається формулою

$$R_{i} = \lceil \log_{2}(M_{i}+1) \rceil$$
 (i $\in \{1,...,I\}$). (16)

Одиниця у виразі (16) додається для кодування відносини $O_{g} \notin O^{i}$.

Адреси виходів ЛОЛ зберігаються в лічильнику і кодуються змінними $T_r \in T$. Для кодування множини $O^i \in \Pi_0$ використовуємо змінні $z_r \in Z$. Число елементів R_0 у множині Z визначається сумою потужностей множин Z_i (16):

$$R_{0} = \sum_{i=1}^{1} R_{i} .$$
 (17)

Отже, множина $Z^{i} \subseteq Z$ включає додаткові змінні $z_r \in Z$, що кодують виходи $O_g \in O^i$. Крім того, кожен клас $O^i \in \Pi_0$ визначає множини $X^i \subseteq X$ і $\Phi^i \subseteq \Phi$. Множина $X^i \subseteq X$ включає ЛУ $x_l \in X$, що визначають переходи з виходів $O_g \in O^i$.

Множина $\Phi^{i} \subseteq \Phi$ включає змінні $D_r \in \Phi$, які дорівнюють одиниці на переходах з виходів $O_g \in O^{i}$. Змінні $z_r \in Z^{i}$ і $x_l \in X^{i}$ визначають функції збудження пам'яті

$$\Phi^{\mathrm{I}} = \Phi^{\mathrm{I}}(\mathrm{Z}^{\mathrm{I}}, \mathrm{X}^{\mathrm{I}}). \tag{18}$$

Система (18) визначає блок LUTeri (i ∈ {1, ..., I}).

Кожен блок LUTeri визначає часткові функції D_rⁱ=Фⁱ. Результуюча система функції збудження пам'яті визначається диз'юнкціями:

$$D_r = \bigvee_{i=1}^{1} D_r^i$$
 (r $\in \{1, ..., R\}$). (19)

Функції (19) реалізуються блоком LUTerT, до складу якого входить розподілений лічильник ЛА.

Для реалізації систем (10)–(12) використовується блок, що складається з $n_{\rm E}$ вбудованих блоків пам'яті. Нехай умова (6) виконується для деякої конфігурації <s₀, t₀>. Тоді блок EMBer складається із $n_{\rm E}$ блоків, де $n_{\rm E}$ визначається формулою (7). Блок EMBer має $n_{\rm E} \times t = t_{\rm E}$ виходів.

Нехай виконується така умова:

$$t_{\rm E} \ge 2 + {\rm N} + {\rm R}_0. \tag{20}$$

Тоді блок EMBer має достатньо виходів для представлення функцій (5). У цій статті ми пропонуємо структурну схему КМПУ U₂ (рис. 4).



Рис. 4. Структурна схема КМПК U2

КМПУ U_2 містить три рівні логіки. Блоки LUTer1 — LUTerI і LUTerT реалізують схему адресації мікрокоманд. Блок ЕМВег реалізує функції (10)–(12), а також систему булевих функцій (5).

Запропонований в нашій статті метод синтезу КМПУ U₂ включає такі етапи:

1. Формування множини ЛОЛ для ГСА Г.

2. Виконання природної адресації мікроко-манд.

3. Формування множини виходів $O(\Gamma)$.

4. Формування розбиття Π_0 , що задовольняє умову (15).

5. Кодування виходів $O_g \in O(\Gamma)$ кодами $K(O_g)$.

6. Формування таблиць блоків LUTer1-LUTerI.

- 7. Формування систем функцій (18).
- 8. Формування систем функцій (19).

9. Формування таблиці блоку EMBer.

10. Реалізація схеми КМПУ в заданому базисі. Нехай символ U_i(Γ_j) означає, що алгоритм управління, представлений ГСА Γ_j, реалізується з використанням моделі КМПУ U_i.

Розглянемо приклад синтезу КМПУ U₂ (Γ_1) для випадку S_L = 5.

Приклад синтезу КМПУ U₂

Використовуємо метод із праці [5] для формування множини $C = \{\alpha_1, ..., \alpha_G\}$. Застосування цього методу в розглянутому прикладі дає множина $C = \{\alpha_1, ..., \alpha_8\}$, де $\alpha_1 = < b_0$, b_1 , $b_2 >$, $\alpha_2 = < b_3$, b_4 , b_5 , $b_6 >$, $\alpha_3 = < b_7$, $b_8 >$, $\alpha_4 = < b_{12}$, b_9 , b_{10} , $b_{11} >$, $\alpha_5 = < b_{13}$, $b_{14} >$, $\alpha_6 = < b_{15}$, $b_{16} >$, $\alpha_7 = < b_{17}$, $b_{18} >$, $\alpha_8 = < b_{19}$, $b_{20} >$. Отже, G = 8 для ГСА Γ_1 .

Для ГСА Γ_1 маємо $M_0 = 21$. Застосовуючи вираз (1), отримаємо R=5, що дають множини T = {T₁,...,T₅} та $\Phi = \{D_1,...,D_5\}$. Для виконання природної адресації МК можна застосовувати методи [5; 18]. Один з можливих варіантів показано на рис. 5.

$\backslash I_1 I_2 I_3$											
T₄T₅ ∖	000	001	010	011	100	101	110	111			
00	b_0	b_{20}^{+}	b_{17}	*	b_{6}^{+}	*	b_{11}^{+}	*			
01	b_1	b_{15}	b_{18}	b_3	b_7	b_{12}	<i>b</i> ₁₃	*			
10	b_2^{+}	b_{16}^{+}	*	b_4	b_8^{+}	b_9	b_{14}^{+}	*			
11	b_{19}	*	*	b_5	*	b_{10}	*	*			

Рис. 5. Адреси мікрокоманд КМПУ U₂ (Γ_1)

Як видно з визначення (3), виходи ЛОЛ є останніми компонентами векторів $\alpha_g \in C$. Отже, множина O(Г) формується тривіальним чином. У нашому прикладі отримано множину O(Г₁) = = {b₂, b₆, b₈, b₁₁, b₁₄, b₁₆, b₁₈, b₂₀}.

Для формування множини Π_0 можна використовувати метод із праці [11]. Цей метод дозволяє мінімізувати кількість блоків $O^i \in \Pi_0$. У кращому випадку виконується умова

$$I \le S_L. \tag{21}$$

Якщо умова (21) порушується, то блок LUTerT має кілька рівнів елементів LUT.

Відзначимо, що пошук розбиття Π_0 виконується на множині O'(Γ) \subseteq O(Γ). Якщо вершина $b_q = O_g$ та існує дуга $< b_q, b_E >$, то $O_g \notin O'(\Gamma)$.

Таким чином, множина О'(Γ) містить тільки виходи, із яких немає безумовних переходів в вершину $b_{\rm E}$.

У разі Γ_1 , маємо множину O'(Γ) = {O₁, O₂, O₃, O₄, O₅, O₈}, де O₁ = b₂, O₂ = b₆, O₃ = b₈, O₄ = b₁₁, O₅ = b₁₄ i O₈ = b₂₀. Застосування методу [11] дозволяє отримати розбиття $\Pi_0 = {O^1, O^2}$, де O¹ = = {O₁, O₃, O₄} та O² = {O₂, O₅, O₈}.

Аналіз ГСА Γ_1 і множин O¹, O² дозволяє отримати множини X¹ = { x_1 , x_2 , x_3 } і X²={ x_4 , x_5 , x_6 }. Оскільки M₁ = M₂ = 3, то з виразу (16) маємо R₁ = R₂ = 2. З (17) можемо отримати R₀ = 4, що дає множину Z = { z_1 , ..., z_4 }. Нехай Z¹ = { z_1 , z_2 } і Z² = { z_3 , z_4 }.

Очевидно, що умова (15) виконується для класів O^1 і O^2 , тому коди $K(O_g)$ не впливають на число елементів LUT в блоках LUTer1–LUTerI. Залишимо код O_0 для співвідношення $O_g \notin O^i$.

Закодуємо інші виходи так: $K(O_1) = K(O_2) = 01;$ $K(O_3) = K(O_5) = 10;$ $K(O_4) = K(O_8) = 11.$

Для формування таблиць блоків LUTer1 і LUTer2, побудуємо системи формул переходу [15] для виходів О_g∈ О'(Г₁):

$$O_{1} = x_{1}b_{3} \vee \overline{x_{1}}x_{2}b_{7} \vee \overline{x_{1}}x_{2}b_{9};$$

$$O_{3} = b_{6};$$

$$O_{4} = x_{1}x_{3}b_{6} \vee x_{1}\overline{x_{3}}b_{13} \vee \overline{x_{1}}b_{12}.$$

$$O_{2} = x_{5}x_{4}b_{15} \vee x_{5}\overline{x_{4}}b_{17} \vee \overline{x_{5}}b_{19};$$

$$O_{5} = x_{6}b_{6} \vee \overline{x_{6}}b_{9};$$

$$O_{8} = x_{5}x_{4}b_{15} \vee x_{5}\overline{x_{4}}b_{17} \vee \overline{x_{5}}b_{10}.$$
(23)

Таблиці блоків LUTeri мають такі стовпці: O_g — вихід ЛОЛ відповідної формули переходу; $K(O_g)$ — код виходу; b_q — вершина ГСА, в яку відбувається перехід; A_q — адреса МК, відповідної b_q ; X_h — кон'юнкція ЛУ $x_1 \in X$, що визначає перехід із O_g у b_q ; Φ_h — набір функцій збудження пам'яті, рівних одиниці при формуванні з ЛА адреси A_q ; h — номер переходу.

8

Із системи (22) маємо таблицю блоку LUTer1, з системи (23) — таблицю блоку LUTer2. Адреси мікрокоманд беруть із карти Карно (рис. 5). Кон'юнкції Х_h йдуть безпосередньо з систем

(22)-(23). Блок LUTer1 поданий у табл. 1, блок LUTer2 у табл. 2.

Зв'язок між цими таблицями, адресами мікрокоманд і кодами виходів очевидний.

Таблиця 1

				·		
O ₁	01	b_3	01101	x_1	$D_2D_3D_5$	1
		b_7	10001	$\overline{x_1}x_2$	$D_1 D_5$	2
		<i>b</i> ₉	10110	$\overline{x_1}\overline{x_2}$	$D_1D_3D_4$	3
O ₃	10	b_6	10000	1	D ₁	4
		b_6	10000	$x_1 x_3$	D_1	5
O_4	11	<i>b</i> ₁₃	11001	$x_1 \overline{x_3}$	$D_1D_2D_5$	6
		<i>b</i> ₁₂	10101	$\overline{x_1}$	$D_1 D_3 D_3$	7
		-				

Таблиця блоку LUTer1

Таблиця 2

	Og	$K(O_g)$	b_{q}	Aq	X _h	$\Phi_{\rm h}$	h
			b_{15}	00101	$x_{5}x_{4}$	$D_3 D_5$	1
O ₂	01	<i>b</i> ₁₇	01000	$x_5\overline{x_4}$	D ₂	2	
		<i>b</i> ₁₉	00011	$\overline{x_5}$	$D_4 D_5$	3	
	O ₅	10	b_6	10000	x_6	D ₁	4
			b_9	10110	$\overline{x_6}$	$D_1D_3D_4$	5
			b_{15}	00101	$x_{5}x_{4}$	$D_3 D_5$	6
O ₈	11	<i>b</i> ₁₇	01000	$x_5\overline{x_4}$	D ₂	7	
		<i>b</i> ₁₉	00011	$\overline{x_5}$	$D_4 D_5$	8	

Таблиця блоку LUTer2

Системи (18) формуються на основі табл. 1 і табл. 2.

Із табл. 1 (з урахуванням мінімізації) отримуємо систему булевих функцій:

$$D_{1}^{1} = \overline{z_{1}} z_{2} \overline{x_{1}} \vee z_{1}; D_{2}^{1} = \overline{z_{1}} z_{2} x_{1} \vee z_{1} z_{2} x_{1} \overline{x_{3}};$$

$$D_{3}^{1} = \overline{z_{2}} x_{1} \vee \overline{z_{1}} z_{2} \overline{x_{2}};$$

$$D_{4}^{1} = \overline{z_{1}} z_{2} \overline{x_{1}} \overline{x_{2}};$$

$$D_{5}^{1} = \overline{z_{1}} z_{2} x_{1} \vee \overline{z_{1}} z_{2} x_{2} \vee z_{1} \overline{z_{2}} \overline{x_{3}} \vee z_{1} \overline{z_{2}} \overline{x_{1}}.$$
(24)

Із табл. 2 маємо таку систему булевих функцій:

$$D_{1}^{2} = z_{3}\overline{z_{4}}; D_{2}^{2} = z_{4}x_{5}\overline{x_{4}};$$

$$D_{3}^{2} = z_{4}x_{5}x_{4};$$

$$D_{4}^{2} = z_{4}\overline{x_{5}} \vee z_{3}\overline{z_{4}}\overline{x_{6}}; D_{5}^{2} = z_{4}x_{4} \vee z_{4}\overline{x_{5}}.$$
(25)

Система (19) формується тривіальним чином. У розглянутому прикладі всі функції D_rєФ мають вигляд

$$\mathbf{D}_{\mathbf{r}} = \mathbf{D}_{\mathbf{r}}^{1} \vee \mathbf{D}_{\mathbf{r}}^{2}. \tag{26}$$

Нехай для реалізації блоку EMBer використовуються блоки ЕМВ з конфігурацією S_A = 5, $t_{\rm F}$ = 8. Оскільки S_A = R, ЕМВ доцільно використовувати для реалізації пам'яті управління КМПУ.

Очевидно, для реалізації блоку EMBer необхідно

$$n_{\rm EMB} = \left\lceil \frac{2 + N + R_0}{t_{\rm F}} \right\rceil.$$
(27)

У нашому випадку N = 7, $R_0 = 4$, $t_F = 8$, що дає $n_{\rm EMB} = 2$.

Ці два блоки мають загальні входи T₁ – T₅.

Кожен рядок таблиці блоку ЕМВег відповідає одній МК. Таблиця має M_0 рядків, що містять таку інформацію:

$$MI_m, A_m, y_0, y_E, Y, Z, m$$

Для нашого прикладу блок EMBer представлений у табл. 3. Таблиця блоку EMBer заповнюється так:

1. У стовпчиках $y_1 - y_N$ рядки т записуються мікрооперації з операторної вершини, відповідної МК MI_m . 2. Якщо вершина b_q не є виходом ЛОЛ, то в комірку пам'яті для відповідної МК необхідно записати таку інформацію:

$$y_0 = 1$$
 i $y_E = 0$

3. Якщо вихід ЛОЛ пов'язаний з входом вершини $b_{\rm E}$, то $y_{\rm E} = 1$.

4. Якщо вихід ЛОЛ $\alpha_g \in C$ не пов'язаний з вершиною b_E , то в стовпчику Z записується код $K(O_g)$. Крок 10 запропонованого методу пов'язаний з використанням САПР типу Vivado [21] і не розглядається в нашому прикладі.

Таблиця 3

Таблиця блоку EMBer КМПУ U₂ (Г₁)

MI	٨			Y						Ζ				100	
1 V11 _m	Λ_m	УО	УE	y ₁	y ₂	y ₃	y ₄	y 5	y ₆	y ₇	Z ₁	Z2	Z3	Z_4	m
MI ₀	00000	1	0	0	0	0	0	0	0	0	0	0	0	0	1
MI ₁	00001	1	0	1	1	0	0	0	0	0	0	0	0	0	2
MI_2	00010	0	0	0	0	1	0	0	0	0	0	1	0	0	3
MI ₁₉	00011	1	0	0	0	1	0	0	0	0	0	0	0	0	4
MI ₂₀	00100	0	0	1	1	0	0	0	0	0	0	0	1	1	5
MI ₁₅	00101	1	0	1	1	0	0	0	0	0	0	0	0	0	6
MI ₁₆	00110	0	1	0	0	1	0	0	0	0	0	0	0	0	7
MI ₁₇	01000	1	0	0	1	0	1	0	0	0	0	0	0	0	8
MI ₁₈	01001	0	1	0	0	0	0	0	0	1	0	0	0	0	9
MI ₃	01101	1	0	0	1	0	1	0	0	0	0	0	0	0	10
MI ₄	01110	1	0	0	0	1	0	0	0	0	0	0	0	0	11
MI ₅	01111	1	0	1	0	0	0	1	0	0	0	0	0	0	12
MI ₆	10000	0	0	0	0	0	0	1	1	0	0	0	0	0	13
MI ₇	10001	1	0	0	0	0	1	0	0	1	0	0	0	0	14
MI ₈	10010	0	0	0	0	1	0	0	0	0	1	0	0	0	15
MI ₁₂	10101	1	0	0	0	1	0	0	0	0	0	0	0	0	16
MI ₉	10110	1	0	0	0	0	0	0	1	0	0	0	0	0	17
MI_{10}	10111	1	0	0	1	0	1	0	0	0	0	0	0	0	18
MI ₁₁	11000	0	0	1	0	0	0	0	0	0	1	1	0	0	19
MI ₁₃	11001	1	0	1	1	0	0	0	0	0	0	0	0	0	20
MI_{14}	11010	0	0	0	0	0	0	0	0	1	0	0	1	0	21

Висновки

Методи синтезу схем КМПУ багато в чому залежать від особливостей елементного базису. При реалізації схеми КМПУ в базисі FPGA доцільно використовувати два типи логічних блоків CLB: блоки типу LUT і блоки типу EMB. Елементи LUT використовуються для реалізації нерегулярної схеми адресації мікрокоманд. Блоки пам'яті EMB є найкращим засобом для реалізації керуючої пам'яті. У даній роботі пропонується метод оптимізації схеми КМПУ з перетворювачем адреси мікрокоманд. Цей метод можна розглядати як адаптацію методу подвійного кодування станів [11] до особливостей КМПУ.

Метод доцільно використовувати, якщо блок адресації мікрокоманд представляється багато-

рівневої схемою. Це можливо, якщо число аргументів у функціях $D_r \in \Phi$ перевищує число входів елементів LUT. Якщо розрядність адреси МК перевищує число входів S_L , то схема блоку перетворювача адреси також є багаторівневою. Аналіз стандартних автоматів з бібліотеки [22] і базису Virtex 7 [23] показав, що цей метод можна застосовувати для 68% елементів бібліотеки.

Крім того, ми запропонували використовувати ЕМВ для реалізації перетворювача адрес. Це дозволяє зменшити число елементів LUT і з'єднань. На підставі досліджень [11] можна стверджувати, що запропонований підхід дозволить значно поліпшити характеристики КМПУ порівняно з КМПУ U₁. Існує дуже багато різних моделей КМПУ [5; 16; 18]. Кожна з моделей підходить для реалізації керуючих алгоритмів з певними характеристиками.

У своїх подальших дослідженнях ми плануємо адаптувати запропонований підхід до інших моделей КМПУ. Другим напрямком наших досліджень є застосування методів оптимізації суміщених автоматів [24, 25, 26] для поліпшення характеристик КМПУ.

ЛІТЕРАТУРА

- [1] Czerwinski R., Kania D. Finite state machines logic synthesis for complex programmable logic devices. Berlin: Springer, 2013. 172 pp.
- [2] Skliarova I., Sklyarov V., Sudnitson A. Design of FPGA-based circuits using hierarchical finite state machines. Tallinn: TUT Press, 2012. 240 pp.
- [3] DeMicheli G. Synthesis and optimization of digital circuits. New York: McGraw-Hill, 1994. 576 pp.
- [4] Tiwari A., Tomko K. Saving power by mapping finite state machines into embedded memory blocks in FPGAs. Proc. *Design, Automation and Test in Europe Conference and Exhibition* (Paris, France, 6–20 Feb. 2004). 2004. Vol. 2. pp. 916–921.
- [5] Баркалов А.А., Титаренко Л.А. Синтез композиционных микропрограммных устройств управления. Харьков: Коллегиум, 2007. 304 с.
- [6] Maxfield C. The design warrior's guide to FPGAs. Orlando: Academic Press, 2004. 542 pp.
- [7] Grout I. Digital systems design with FPGAs and CPLDs. Amsterdam: Elsevier, 2008. 784 p.
- [8] Грушницкий Р.И., Мурсаев А.Х., Угрюмов Е.П. Проектирование систем с использованием микросхем программируемой логики. СПб: БХВ-Петербург, 2002. 608 с.
- [9] Garcia-Vargas I., Senhadji-Navarro R., Jimenez-Moreno G., Civit-Balcells A., Guerra-Gutierrez P. ROM-based finite state machines implementation in low-cost FPGAs. *IEEE Intern. Simp. on Industrial Electronics* (ISIE'07) (Vigo, 2007). 2007. P. 2342–2347.
- [10] White paper FPGA architecture. URL: www.altera.com. (data access 25.09.2020)
- [11] Rawski M., Selvaraj H., Luba T. An application of functional decomposition in ROMbased FSM implementation in FPGA devices. *Journal of System Architecture*. 2005. Vol. 51, Iss. 6–7. Pp. 424–434.
- [12] Baranov S. Logic synthesis for control automata. Dordrecht: Kluwer Academic Publishers, 1994. 312 pp.
- [13] Sklyarov V., Skliarova I., Barkalov A., Titarenko L. Synthesis and optimization of

FPGA-based systems. Berlin: Springer, 2014. 432 pp.

- [14] Barkalov A., Titarenko L., Chmielewski S. Mixed encoding of collections of output variables for LUT-based FSMs. *Journal of Circuits, Systems and Computers*. 2019. Vol. 28, N 8. Pp. 1–21.
- [15] Barkalov A., Titarenko L. Logic synthesis for FSM-based control units. Berlin: Springer, 2009. 233 pp.
- [16] Баркалов А. А., Титаренко Л. А. Преобразование кодов в композиционных микропрограммных устройствах управления. *Кибернетика и системный анализ.* 2011. № 5. С. 107–118.
- [17] Соловьев В. В. Проектирование цифровых схем на основе программируемых логических интегральных схем. Москва: Горячая линия — ТЕЛЕКОМ, 2001. 636 с.
- [18] Баркалов А. А., Титаренко Л. А., Ефименко К. Н. Оптимизация схем композиционных микропрограммных устройств управления. Кибернетика и системный анализ. 2011. № 1. С. 179–188.
- [19] Nowicka M., Luba T., Rawski M. FPGA-based decomposition of boolean functions: Algorithms and implementations. Proc. of the 6th International Conference on Advanced Computer Systems (Szczecin, 1999). P. 502–509.
- [20] Kolopienczyk M., Titarenko L., Barkalov A. Design of EMB-based Moore FSMs. *Journal of Circuits, Systems and Computers*. 2017. Vol. 21, N 7. P. 1–23.
- [21] Vivado Design Suite. https://www.xilinx.com/products/design-tools/vivado.html. (data access 25.09.2020)
- [22] Yang S. Logic synthesis and optimization benchmarks user guide. Version 3.0. Techn. Rep. Microelectronics Center of North Carolina, 1991. 43 p.
- [23] Virtex-7 FPGAs. https://www.xilinx. com/products/silicon-devices/fpga/virtex-7.html. (data access 25.09.2020)
- [24] Баркалов А. А., Титаренко Л. А., Визор Я. Е., Матвиенко А. В. Оптимальное кодирование состояний в совмещенном автомате. *Управляющие системы и машины*. 2016. № 6. С. 34–39.
- [25] Баркалов А. А., Титаренко Л. А., Визор Я. Е., Матвиенко А. В. Уменьшение числа LUT элементов в схеме совмещенного автомата. Управляющие системы и машины. 2016. № 3. С. 16–22.
- [26] Баркалов А. А., Титаренко Л. А., Визор Я. Е., Матвиенко А. В. Уменьшение аппаратурных затрат в совмещенных автоматах. *Управляющие системы и машины*. 2017. № 4. С. 43–50.

Баркалов О. О., Титаренко Л. О., Головін О. М., Матвієнко О. В. МЕТОД ЗМЕНШЕННЯ КІЛЬКОСТІ ЕЛЕМЕНТІВ LUT В СХЕМІ КОМПОЗИЦІЙНОГО МІКРОПРОГРАМНОГО ПРИСТРОЮ УПРАВЛІННЯ З ПЕРЕТВОРЮВАЧАМИ АДРЕСИ

У сучасних цифрових системах, які реалізуються з використанням різноманітних надвеликих інтегральних схем, важливим питанням залишається зменшування площі схеми, яку займає пристрій управління, а відтак і зниження часу затримки і обсягів споживаної потужності. Як правило, зменшення площі схеми пристрою управління дозволяє поліпишти і інші його характеристики. Методи розв'язання цієї задачі в деякій мірі залежать від особливостей реалізованого алгоритму управління і елементного базису.

В статті пропонується метод зменшення числа елементів LUT (Look-Up-Table) в схемі композиційного мікропрограмного пристрою управління (КМПУ), заснований на перетворенні адрес виходів лінійних операторних ланцюгів (ЛОЛ) в коди виходів. Таке перетворення дозволяє зменшити число входів схеми адресації мікрокоманд, що особливо важливо при реалізації схеми пристрою управління в базисі FPGA в силу невеликого числа входів елементів табличного типу LUT. Виходи ЛОЛ кодуються як елементи деяких класів розбиття множини виходів. Цей підхід дозволяє перейти від багаторівневої схеми адресації мікрокоманд до дворівневої. Пам'ять управління і блок перетворення адреси реалізуються на вбудованих блоках пам'яті. Запропонований метод є адаптацією методу подвійного кодування станів автоматів Мілі до особливостей КМПУ. Метод доцільно використовувати, якщо блок адресації мікрокоманд представляється багаторівневою схемою. Це можливо, якщо число аргументів у функціях збудження пам'яті перевицує число входів елементів LUT. Якщо розрядність адреси мікрокоманд представляється багаторівневою схемою. Це можливо, якщо число аргументів у функціях збудження пам'яті перевицує число входів елементів LUT. Якщо розрядність адреси мікрокоманди перевицує число входів елементів LUT. Якщо розрядність адреси мікрокоманди перевицує число входів LUT, то схема блоку перетворювача адреси також є багаторівневою. Аналіз стандартних автоматів з бібліотеки і базису Virtex 7 показав, що цей метод можна застосовувати для 68% елементів бібліотеки. В статті розглянуто приклад синтезу схеми КМПУ із застосування запропонованого методу.

Ключові слова: композиційний микропрограмний пристрій управління; LUT; EMB; синтез.

Barkalov A. A., Titarenko L. A., Golovin O. M., Matvienko A. V. METHOD OF REDUCING THE NUMBER OF LUT ELEMENTS IN THE SCHEME OF A COMPOSITION MICROPROGRAM CONTROL UNIT WITH ADDRESS TRANSFORMERS

In advance digital systems, implemented using various VLSI circuits, an important issue remains to reduce the area of the circuit, which is occupied by the control device, and, consequently, reduce the delay time and the amount of power consumption. As a rule, reducing the area of the circuit of the control device allows improving its other characteristics. Methods for solving this problem to some extent depend on the features of the implemented control algorithm and element basis.

The article proposes a method for reducing the number of LUT (Look-Up-Table) elements in the scheme of a composition microprogram control unit (CMCU), based on converting the addresses of the outputs of linear operator circuits (LOC) into output codes. This transformation reduces the number of inputs of the addressing scheme of microinstructions, which is especially important when implementing the circuit of the control device on the FPGA basis due to the small number of inputs of elements of the tabular type LUT. The outputs of the LOC are encoded as elements of some classes of partitioning the set of outputs. This approach allows you to move from a multi-level microinstruction addressing scheme to a two-level one. The control memory and the address conversion block are implemented on embedded memory blocks. The proposed method is an adaptation of the method of double coding of states of Miles automata to the features of CMCU. The method is advisable to use if the microinstruction addressing unit is represented by a multi-level scheme. This is possible if the number of arguments in the memory excitation functions exceeds the number of LUT inputs. If the bit width of the microinstruction address exceeds the number of LUT inputs, then the address converter block circuit is also multilevel. Analysis of standard automata from the library and the Virtex 7 basis showed that this method can be applied to 68% of the library elements. The article considers an example of the synthesis of a CMCU circuit using the proposed method.

Keywords: Composition microprogram control unit; LUT; EMB; synthesis.

Стаття надійшла до редакції 27.01.2021 р. Прийнято до друку 24.02.2021 р.