Structural reduction for combined automata

Authors

  • А. А. Баркалов Зеленогурский университет
  • Л. А. Титаренко Зеленогурский университет
  • Я. Е. Визор Национальный авиационный университет
  • А. В. Матвиенко Институт кибернетики им. В.М. Глушкова НАН Украины

DOI:

https://doi.org/10.18372/2073-4751.1.12775

Keywords:

совмещенный автомат, FPGA, LUT, EMB, синтез, структурная редукция

Abstract

A synthesis method is proposed for FPGA-based combined automata. The method allows obtaining acircuit with minimum number of LUT. The optimization is achived due to transformation of state codesinto codes of classes of pseudoequivalent states. An example is given for application of the proposedmethod

Author Biographies

А. А. Баркалов, Зеленогурский университет

д.т.н.

Л. А. Титаренко, Зеленогурский университет

д.т.н.

Я. Е. Визор, Национальный авиационный университет

к.т.н.

References

Baranov S. Logic Synthesis for Control Automata. – Dordrecht: Kluwer Academic Publishers, 1994. – 312 pp.

DeMicheli G. Synthesis and Optimization of Digital Circuits. – New York: McGraw-Hill, 1994. – 636 pp.

Sklyarov V., Skliarova I., Barkalov A., Titarenko L. Synthesis and Optimization of FPGA-based Systems. –Berlin: Springer, 2014. – 432pp.

Tiwari A. and Tomko, K. (2004). Saving power by mapping finite state machines into embedded memory blocks in FPGAs, Proceedings of Design Automation and Test in Europe, Vol. 2, pp. 916–921.

А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко. Синтез совмещенного микропрограммного автомата в базисе FPGA. – Комп’ютернi засоби, мережi та системи. Збірник наукових праць. Ін-т кібернетики ім. В.М.Глушкова НАН України. – Київ, 2015 Випуск 14,–

С. 32-39.

А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко. Реализация схемы совмещенного микропрограммного автомата в базисе FPGA. – Проблеми інформатизації та управління. Збірник

наукових праць. Національний авіаційний університет. – Київ, 2015 Випуск 3(51), – С 5-13.

А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко, В.В. Горина Уменьшение числа LUT элементов в схеме совмещенного автомата. // Управляющие системы и машины. – 2016, №3.– С.

-22.

www.altera.com.

www.xilinx.com.

Barkalov A., Titarenko L. Logic Synthesis for FSM-based Control Units. – Berlin: Springer, 2009. – 233pp.

Barkalov A., Titarenko L., Kolopenczyk M., Mielcarek K., Bazydlo G. Logic Synthesis for FPGA-based Finite State Mashines. – Berlin: Springer, 2016. – 280pp.

Соловьев В.В. Проектирование цифровых схем на основе программируемых логических интегральных схем. – М.: Горячая линия – ТЕЛЕКОМ, 2001. – 636 с.

Баркалов А.А. Принципы оптимизации логической схемы микропрограммного автомата Мура // Кибернетика и системный анализ. – 1998, №1. – стр. 65-72.

Yang S. Logic synthesis and optimization benchmarks user guide. Microelectronics Center of North Carolina. – 1991, 43 pp.

Published

2017-05-06

Issue

Section

Статті